| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-03-05 09:55 記憶情報の重畳化に基づくエッジ応用向けコンパクト不揮発レジスタの構成 ○吉田知生・夏井雅典・羽生貴弘（東北大）  VLD2025-86 HWS2025-82 ICD2025-97 |
|
| 抄録 | （和） | 不安定な電源供給下での安定的な演算処理に適した，磁気トンネル接合 (MTJ) 素子をベースとする省エネルギーかつ省面積な不揮発レジスタの回路構成を提案する．共有リファレンス方式 (RLSS) および差分情報記憶方式 (DISS) とよぶ提案構成では，1つのMTJ素子に複数ビットの情報を重畳的に記憶することにより，レジスタ内に必要なMTJ素子数を削減する．これにより，電源断絶期間におけるデータ保持に必要なエネルギーと回路面積の双方を削減できる．両提案方式に基づく不揮発レジスタを55 nm CMOS/MTJ混載プロセス技術を用いて設計し，そのポストレイアウトシミュレーション結果に基づく性能評価から，RLSSとDISSは，データ退避時の消費エネルギーをそれぞれ最大47.8%，45.9%，回路面積をそれぞれ最大36.7%，23.4%削減可能であることを確認した． |
| （英） | This paper presents two types of circuit configurations for energy- and area- efficient nonvolatile registers using magnetic tunnel junction (MTJ) devices, suitable for stable computing under unstable power supply conditions. In the proposed configurations named the reference-load sharing scheme (RLSS) and the differential information storing scheme (DISS), multiple bits of information are stored in superposition on a single MTJ device, which reduces the total number of MTJ devices in the registers. This reduces both the energy consumption for data retention and the circuit area. Registers based on both proposed schemes were designed in a 55-nm CMOS/MTJ hybrid process technology, and post-layout simulation results confirmed that RLSS and DISS can reduce the backup energy consumption by up to 47.8% and 45.9%, respectively, and the circuit area by up to 36.7% and 23.4%, respectively. | |
| キーワード | （和） | 間欠的コンピューティング / IoT / CMOS/MTJ混載プロセス / 不揮発レジスタ / / / / |
| （英） | Intermittent Computing / Internet of Things / CMOS/MTJ-Hybrid Process / Nonvolatile Register / / / / | |
| 文献情報 | 信学技報, vol. 125, no. 384, ICD2025-97, pp. 60-65, 2026年3月. | |
| 資料番号 | ICD2025-97 | |
| 発行日 | 2026-02-25 (VLD, HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2025-86 HWS2025-82 ICD2025-97 |
|
| 研究会情報 | |
| 研究会 | ICD HWS VLD |
| 開催期間 | 2026-03-04 - 2026-03-07 |
| 開催地（和） | みんなの貸会議室 那覇旭町店404会議室 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2026-03-ICD-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 記憶情報の重畳化に基づくエッジ応用向けコンパクト不揮発レジスタの構成 |
| サブタイトル（和） | |
| タイトル（英） | Design of compact nonvolatile registers for edge applications based on superposition of memory information |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 間欠的コンピューティング / Intermittent Computing |
| キーワード(2)（和/英） | IoT / Internet of Things |
| キーワード(3)（和/英） | CMOS/MTJ混載プロセス / CMOS/MTJ-Hybrid Process |
| キーワード(4)（和/英） | 不揮発レジスタ / Nonvolatile Register |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉田 知生 / Tomoo Yoshida / ヨシダ トモオ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 夏井 雅典 / Masanori Natsui / ナツイ マサノリ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 羽生 貴弘 / Takahiro Hanyu / ハニュウ タカヒロ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-03-05 09:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | VLD2025-86, HWS2025-82, ICD2025-97 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.382(VLD), no.383(HWS), no.384(ICD) |
| ページ範囲 | pp.60-65 |
| ページ数 | 6 |
| 発行日 | 2026-02-25 (VLD, HWS, ICD) |
[研究会発表申込システムのトップページに戻る]