| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-04-10 13:55 生成 AI 時代に向けた、積層型 GAA トランジスタを用いた低コストな大容量高速半導体メモリ及びロジック LSIの提案 ○渡辺重佳（湘南工科大）  ICD2026-10 |
|
| 抄録 | （和） | 複数信号の入力が可能な積層型GAA（ゲートオールアラウンド）トランジスタ構造を用いた、基本論理回路（NAND,NOR回路）［16］、AI用積和演算回路［15］、大容量高速不揮発性メモリ［14］、縦横網目状GAA構造による複合ゲート等の複雑な論理回路［12］を新たに提案した。従来の平面型のGAAトランジスタ構造を用いた場合と比較して、平面的なパターン面積の縮小により、動作速度や消費電力を犠牲にすることなく、トランジスタ1個当たりの製造コストを1/10以下に低減できる。大容量高速不揮発性メモリでは、従来の中規模のDRAMを用いたHBM（広帯域メモリ）と比較して100倍以上の高速化を期待できる。これらの提案方式は、学習推論を中心とした生成AI時代のロジックLSIやメモリ技術として非常に有望である。 |
| （英） | We propose a novel logic circuits utilizing a stacked gate-all-around (GAA) transistor architecture capable of multi-signal input. These include fundamental logic gates such as NAND and NOR, sum-of-products (SOP) circuits for AI applications, high-speed, high-density non-volatile memory, and composite gates based on a vertically and horizontally interwoven GAA structure. Compared to conventional planar GAA transistor designs, the proposed architecture significantly reduces the planar pattern area, enabling a reduction in per-transistor manufacturing cost to less than one-tenth without compromising operational speed or power efficiency. These innovations hold strong promise as logic LSI and memory technologies for the era of generative AI, particularly in learning and inference applications. | |
| キーワード | （和） | Gate-All-Around (GAA)トランジスタ構造 / 積層構造 / 半導体メモリ / 生成AI / FeFET / 論理回路 / MAC / |
| （英） | Gate-All-Around (GAA) / stacked structure / semiconductor memory / Generative AI / FeFET / logic circuit / MAC / | |
| 文献情報 | 信学技報, vol. 126, no. 3, ICD2026-10, pp. 22-27, 2026年4月. | |
| 資料番号 | ICD2026-10 | |
| 発行日 | 2026-04-02 (ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2026-10 |
|
| 研究会情報 | |
| 研究会 | ICD |
| 開催期間 | 2026-04-09 - 2026-04-10 |
| 開催地（和） | 川崎市産業振興会館 10階第4会議室 |
| 開催地（英） | Kawasaki City Industrial Promotion Hall |
| テーマ（和） | メモリ技術と集積回路技術一般 |
| テーマ（英） | Memory |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2026-04-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | 生成 AI 時代に向けた、積層型 GAA トランジスタを用いた低コストな大容量高速半導体メモリ及びロジック LSIの提案 |
| サブタイトル（和） | |
| タイトル（英） | Proposal of ultra low low-cost high high-densitydensity, highhigh-speed memory and logic LSI with novel stacked GAA transistors for generative AI generation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Gate-All-Around (GAA)トランジスタ構造 / Gate-All-Around (GAA) |
| キーワード(2)（和/英） | 積層構造 / stacked structure |
| キーワード(3)（和/英） | 半導体メモリ / semiconductor memory |
| キーワード(4)（和/英） | 生成AI / Generative AI |
| キーワード(5)（和/英） | FeFET / FeFET |
| キーワード(6)（和/英） | 論理回路 / logic circuit |
| キーワード(7)（和/英） | MAC / MAC |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 渡辺 重佳 / Shigeyoshi Watanabe / ワタナベ シゲヨシ |
| 第1著者 所属（和/英） | 湘南工科大学 (略称： 湘南工科大) Shonan Institute of Technology (略称： Shonan Inst. of Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-04-10 13:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2026-10 |
| 巻番号（vol） | vol.126 |
| 号番号（no） | no.3 |
| ページ範囲 | pp.22-27 |
| ページ数 | 6 |
| 発行日 | 2026-04-02 (ICD) |
[研究会発表申込システムのトップページに戻る]