| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-05-26 15:30 楕円曲線スカラー倍演算の高位合成によるFPGA実装 ○白勢政明（公立はこだて未来大）  ISEC2026-9 |
|
| 抄録 | （和） | 本研究の目的は，高位合成による楕円曲線暗号のFPGA実装に関する知見を得ることである．本報告は，標準的なxc7z020cig400-1と高性能なxazu5ev-sfvc784-1-iを実装対象FPGAとして，256ビットサイズの素体上Montgpmery型楕円曲線のスカラー倍の高位合成を行い，開発ツールVitis Unified IDEによるシミュレーションによるスカラー倍に要する遅延時間やリソース消費量比較を行う．先行研究cite{Shirase2025}の結果に基づき，本報告は256ビット乗算には128ビット乗算によるKaratuba法を採用し剰余にはBarrett剰余を採用する．先行研究cite{Shirai2026}を参考にして，本報告はクロック周期をそれぞれ10ns，15ns，20ns，25nsの場合を評価する． |
| （英） | The purpose of this study is to obtain insights into FPGA implementations of elliptic curve cryptography using high-level synthesis. This report presents high-level synthesis implementations of scalar multiplication on a 256-bit prime-field Montgomery elliptic curve targeting the standard xc7z020cig400-1 and the high-performance xazu5ev-sfvc784-1-i FPGAs, and compares the latency and resource consumption of scalar multiplication through simulations using Vitis Unified IDE. Based on the results of the previous study cite{Shirase2025}, this report employs the Karatsuba method using 128-bit multiplication for 256-bit multiplication and Barrett reduction for modular reduction. Referring to the previous study cite{Shirai2026}, this report evaluates clock periods of 10 ns, 15 ns, 20 ns, and 25 ns. | |
| キーワード | （和） | 楕円曲線暗号 / 高位合成 / 有限体 / FPGA / 剰余乗算 / / / |
| （英） | Elliptic Curve Cryptography / High-Level Synthesis / Finite Field Arithmetic / FPGA / Modular Multiplication / / / | |
| 文献情報 | 信学技報, vol. 126, no. 40, ISEC2026-9, pp. 30-37, 2026年5月. | |
| 資料番号 | ISEC2026-9 | |
| 発行日 | 2026-05-19 (ISEC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ISEC2026-9 |
|
| 研究会情報 | |
| 研究会 | ISEC |
| 開催期間 | 2026-05-26 - 2026-05-26 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ISEC |
| 会議コード | 2026-05-ISEC |
| 本文の言語 | 日本語 |
| タイトル（和） | 楕円曲線スカラー倍演算の高位合成によるFPGA実装 |
| サブタイトル（和） | |
| タイトル（英） | FPGA Implementation of Elliptic Curve Scalar Multiplication Using High-Level Synthesis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 楕円曲線暗号 / Elliptic Curve Cryptography |
| キーワード(2)（和/英） | 高位合成 / High-Level Synthesis |
| キーワード(3)（和/英） | 有限体 / Finite Field Arithmetic |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | 剰余乗算 / Modular Multiplication |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 白勢 政明 / Masaaki Shirase / シラセ マサアキ |
| 第1著者 所属（和/英） | 公立はこだて未来大学 (略称： 公立はこだて未来大) Future University Hakodate (略称： FUN) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-05-26 15:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ISEC |
| 資料番号 | ISEC2026-9 |
| 巻番号（vol） | vol.126 |
| 号番号（no） | no.40 |
| ページ範囲 | pp.30-37 |
| ページ数 | 8 |
| 発行日 | 2026-05-19 (ISEC) |
[研究会発表申込システムのトップページに戻る]