| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-06-12 10:55 トレースベース自動メモリ分割におけるオフセット計算の削減 ○日髙 佑・瀬戸謙修（熊本大）  CAS2026-18 VLD2026-18 MSS2026-18 |
|
| 抄録 | （和） | 高位合成を用いて回路を設計する際、並列性向上のためにメモリアクセス最適化を行うことが一般的であり、最適化の一種としてメモリ分割手法が提案されている。メモリ分割手法の1つである「トレースバンキングアルゴリズム」は、メモリアドレスのトレースを解析することによって、分割されたメモリのバンクアドレスとメモリ内アドレス（オフセット）を計算している。しかし、オフセットの計算式には加算や定数による剰余算などが含まれているため、一定の回路リソースを消費する。本研究では、オフセット計算をビット抽出と連接で表現することにより、配線のみで実装する手法を提案する。この手法を規則的なメモリアクセスパターンを持つベンチマークコードに適用した結果、LUT数、FF数をそれぞれ平均して約38%、約12%削減するとともに、最大動作周波数を平均約19%高速化できた。 |
| （英） | ||
| キーワード | （和） | 高位合成 / メモリ分割 / / / / / / |
| （英） | / / / / / / / | |
| 文献情報 | 信学技報, vol. 126, no. 64, VLD2026-18, pp. 97-102, 2026年6月. | |
| 資料番号 | VLD2026-18 | |
| 発行日 | 2026-06-04 (CAS, VLD, MSS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2026-18 VLD2026-18 MSS2026-18 |
|
| 研究会情報 | |
| 研究会 | MSS CAS VLD |
| 開催期間 | 2026-06-11 - 2026-06-12 |
| 開催地（和） | 沖縄県青年会館 会議室（梯梧の間（2F）） |
| 開催地（英） | |
| テーマ（和） | システムデザイン技術および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2026-06-MSS-CAS-VLD |
| 本文の言語 | 日本語（英語タイトルなし） |
| タイトル（和） | トレースベース自動メモリ分割におけるオフセット計算の削減 |
| サブタイトル（和） | |
| タイトル（英） | |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 高位合成 / |
| キーワード(2)（和/英） | メモリ分割 / |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 日髙 佑 / / ヒダカ タスク |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) (略称： ) |
| 第2著者 氏名（和/英/ヨミ） | 瀬戸 謙修 / / セト ケンシュウ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-06-12 10:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | CAS2026-18, VLD2026-18, MSS2026-18 |
| 巻番号（vol） | vol.126 |
| 号番号（no） | no.63(CAS), no.64(VLD), no.65(MSS) |
| ページ範囲 | pp.97-102 |
| ページ数 | 6 |
| 発行日 | 2026-06-04 (CAS, VLD, MSS) |
[研究会発表申込システムのトップページに戻る]