| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-08-06 09:00 ハードウェア記述言語Verylの設計と実装 ○初田直也（PEZY）  CPSY2026-17 DC2026-17 RECONF2026-17 |
|
| 抄録 | （和） | ディジタル回路の設計には Verilog や SystemVerilog などのハードウェア記述言語（HDL）が広く使用されているが，言語の古さに起因する設計生産性の低さが問題となっている．代替として提案されてきた HDL の多くはプログラミング言語上のドメイン固有言語として構築されており，HDL に適した構文を導入できないうえ，生成される Verilog の可読性が低いため，既存の設計フローとの共存が難しい．そこで我々は，HDL に特化した構文を持ち，可読性の高い SystemVerilog へ変換可能な新しい HDL である Veryl を開発している．Veryl の処理系は中間表現に基づく意味解析器，シミュレータ，論理合成を統合しており，記述から検証・見積りまでを処理系単体で完結できる．本論文では Veryl の言語設計と処理系の実装について述べる． |
| （英） | Hardware description languages (HDLs) such as Verilog and SystemVerilog are widely used for digital circuit design, but their outdated language design limits productivity. Most existing alternative HDLs are built as domain-specific languages embedded in programming languages; they cannot introduce HDL-specific syntax, and the generated Verilog has low readability, making them difficult to coexist with existing design flows. We are developing Veryl, a new HDL that features syntax specialized for hardware description and transpiles into human-readable SystemVerilog. The Veryl toolchain integrates an IR-based semantic analyzer, a simulator, and logic synthesis, enabling a complete design cycle within a single toolchain. This paper describes the design and implementation of Veryl. |
|
| キーワード | （和） | ハードウェア記述言語 / SystemVerilog / コンパイラ / オープンソースソフトウェア / / / / |
| （英） | hardware description language / SystemVerilog / compiler / open source software / / / / | |
| 文献情報 | 信学技報, vol. 126, no. 142, RECONF2026-17, pp. 1-6, 2026年8月. | |
| 資料番号 | RECONF2026-17 | |
| 発行日 | 2026-07-30 (CPSY, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2026-17 DC2026-17 RECONF2026-17 |
|
| 研究会情報 | |
| 研究会 | CPSY DC RECONF IPSJ-ARC |
| 開催期間 | 2026-08-05 - 2026-08-07 |
| 開催地（和） | 飛騨・世界生活文化センター（通称：飛騨センター） |
| 開催地（英） | Hida Earth Wisdom Center |
| テーマ（和） | SWoPP2026: 並列／分散／協調システムとディペンダブルコンピューティングおよび一般 |
| テーマ（英） | SWoPP2026: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2026-08-CPSY-DC-RECONF-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | ハードウェア記述言語Verylの設計と実装 |
| サブタイトル（和） | |
| タイトル（英） | Design and Implementation of the Veryl Hardware Description Language |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ハードウェア記述言語 / hardware description language |
| キーワード(2)（和/英） | SystemVerilog / SystemVerilog |
| キーワード(3)（和/英） | コンパイラ / compiler |
| キーワード(4)（和/英） | オープンソースソフトウェア / open source software |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 初田 直也 / Naoya Hatta / ハッタ ナオヤ |
| 第1著者 所属（和/英） | PEZY Computing (略称： PEZY) PEZY Computing (略称： PEZY) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-08-06 09:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | CPSY2026-17, DC2026-17, RECONF2026-17 |
| 巻番号（vol） | vol.126 |
| 号番号（no） | no.140(CPSY), no.141(DC), no.142(RECONF) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2026-07-30 (CPSY, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]