| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-08-07 14:45 qLDPC符号向けMin-Sum型Relay-BP復号器の柔軟なFPGA実装 ○ウェイ カイジ（慶大）・天野英晴（東大）  CPSY2026-32 DC2026-32 RECONF2026-32 |
|
| 抄録 | （和） | 量子低密度パリティ検査符号（qLDPC符号）は高い符号化率を実現できる一方、符号の縮退性やTannerグラフ中の短いサイクルによりBelief Propagation（BP）の収束が不安定になる場合がある。Relay-BPはメモリ強度の異なる複数のLEG（1回のMemory BP実行区間）を用いてこの問題を緩和するが、リアルタイム量子誤り訂正には反復的なチェックノード処理と変数ノード処理を低遅延で実行する古典復号回路が必要である。本研究では、GrossコードスケールのMin-Sum型Relay-BP復号器をVitis HLSにより構成するFlexRelay-HLSを提案する。FlexRelay-HLSは、CNU/VNU並列度、収束判定並列度、辺メモリのバンキング、および事前尤度入力幅をパラメータ化する。5ビットに圧縮した辺メッセージを64バンクのtrue dual-port BRAMへ格納し、256ビット幅の事前尤度入力と初期化キャッシュを用いる。検出器数1008、故障候補数9000、辺数8064の合成疎行列を用い、C8V16、C16V16、C16V32の3構成を評価した。全構成についてCシミュレーション、HLS合成、および配置配線を完了し、100,MHzでタイミングを満たした。配置配線後の使用量は65442--98423 LUT、29463--47554レジスタ、471--534.5 BRAM tileであった。IBM報告と同じく4つのLEG全体で10回のBP反復を行う条件では、初期化、10反復、および重み計算からなる主要計算を368.06--403.57,$mu$sと見積もった。これらの結果は、並列度の削減により演算資源を低減できる一方、BRAM使用量とレイテンシはメモリ推論、バンク構成、および静的スケジュール表の形状にも依存することを示した。特に、BRAM使用量は格納可能な辺メッセージ数を通じて対応可能な符号規模を制約するため、より大規模な量子符号および復号窓に対応する復号器を実現するには、並列度だけでなく辺メモリの格納効率とアクセススケジュールを含めた設計最適化が必要である。 |
| （英） | Quantum low-density parity-check (qLDPC) codes provide high encoding rates, but degeneracy and short cycles can destabilize belief-propagation decoding. Relay-BP mitigates this behavior by executing legs with different memory strengths, while real-time quantum error correction still requires a low-latency classical implementation. This paper presents FlexRelay-HLS, a configurable Vitis HLS architecture for Min-Sum Relay-BP decoding at the Gross-code scale. It parameterizes CNU, VNU, and convergence-check parallelism, message-memory banking, and prior-input width. Five-bit edge messages are stored in 64 true dual-port BRAM banks, and 256-bit prior words are expanded through an initialization cache. We evaluate three completed configurations, C8V16, C16V16, and C16V32, using deterministic synthetic sparse matrices with 1008 detectors, 9000 fault candidates, and 8064 edges. All configurations pass C simulation, HLS synthesis, placement, routing, and timing at 100 MHz. Routed utilization ranges from 65442 to 98423 LUTs, 29463 to 47554 registers, and 471 to 534.5 BRAM tiles. Under the IBM-comparable criterion of ten BP iterations in total across four legs, the principal computation, comprising initialization, ten iterations, and weight computation, is estimated at 368.06--403.57,$mu$s. The results show that reducing parallelism decreases computational resource usage, whereas BRAM utilization and latency also depend on memory inference, the banking configuration, and the shape of the static scheduling tables. Thus, realizing decoders for larger quantum codes requires joint optimization of computational parallelism and edge storage efficiency. | |
| キーワード | （和） | 量子誤り訂正 / RelayBP / デコーダ / qLDPC / 高位合成 / / / |
| （英） | Quantum Error Correction / Relay-BP / Decoder / qLDPC / High-Level Synthesis / / / | |
| 文献情報 | 信学技報, vol. 126, no. 142, RECONF2026-32, pp. 91-96, 2026年8月. | |
| 資料番号 | RECONF2026-32 | |
| 発行日 | 2026-07-30 (CPSY, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2026-32 DC2026-32 RECONF2026-32 |
|
| 研究会情報 | |
| 研究会 | CPSY DC RECONF IPSJ-ARC |
| 開催期間 | 2026-08-05 - 2026-08-07 |
| 開催地（和） | 飛騨・世界生活文化センター（通称：飛騨センター） |
| 開催地（英） | Hida Earth Wisdom Center |
| テーマ（和） | SWoPP2026: 並列／分散／協調システムとディペンダブルコンピューティングおよび一般 |
| テーマ（英） | SWoPP2026: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2026-08-CPSY-DC-RECONF-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | qLDPC符号向けMin-Sum型Relay-BP復号器の柔軟なFPGA実装 |
| サブタイトル（和） | |
| タイトル（英） | A Flexible FPGA Implementation of a Min-Sum Relay-BP Decoder for qLDPC Codes |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 量子誤り訂正 / Quantum Error Correction |
| キーワード(2)（和/英） | RelayBP / Relay-BP |
| キーワード(3)（和/英） | デコーダ / Decoder |
| キーワード(4)（和/英） | qLDPC / qLDPC |
| キーワード(5)（和/英） | 高位合成 / High-Level Synthesis |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | ウェイ カイジ / Kaijie Wei / ウェイ カイジ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) University of Tokyo (略称： UTokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-08-07 14:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | CPSY2026-32, DC2026-32, RECONF2026-32 |
| 巻番号（vol） | vol.126 |
| 号番号（no） | no.140(CPSY), no.141(DC), no.142(RECONF) |
| ページ範囲 | pp.91-96 |
| ページ数 | 6 |
| 発行日 | 2026-07-30 (CPSY, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]