Print edition: ISSN 0913-5685
Online edition: ISSN 2432-6380
[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]
RECONF2005-30
再構成型PARSアーキテクチャのための下流系コンパイラによる配置配線処理
○羽田隆二・福田 健・谷川一哉・児島 彰・弘中哲夫（広島市大）
pp. 1 - 6
RECONF2005-31
再構成型アーキテクチャ用のOS機能とプログラミングモデル
○児島 彰・弘中哲夫（広島市大）
pp. 7 - 12
RECONF2005-32
PELOC：動的再構成FPGA用自動配置配線ツール ～ フレキシブルプロセッサへの応用 ～
○宮本直人・大川 猛・アミール ヤマック・カーン アシュファクザマン・岩間大介・関東弘明・小谷光司・須川成利・大見忠弘（東北大）
pp. 13 - 18
RECONF2005-33
FIRフィルタの算術分解を用いたLUTカスケードによる実現
笹尾 勤（九工大）・井口幸洋・○鈴木隆広（明大）
pp. 19 - 24
RECONF2005-34
RoMultiC: Fast and Simple Configuration Data Multicasting Scheme for Coarse Grain Reconfigurable Devices
○Vasutan Tunbunheng・Masayasu Suzuki・Hideharu Amano（Keio Univ.）
pp. 25 - 30
RECONF2005-35
動的リコンフィギャラブルプロセッサにおける時分割多重実行の性能と消費電力の解析
○長谷川揚平・天野英晴・阿部昌平・黒瀧俊輔・ヴ マン トウアン（慶大）
pp. 31 - 36
RECONF2005-36
演算粒度評価環境の構築と自己再構成デバイスアーキテクチャ検討
○神山真一・森江太士・中原健太郎（京大）・泉 知論（立命館大）・越智裕之・中村行宏（京大）
pp. 37 - 42
RECONF2005-37
プロセッサ混載FPGAにおける部分再構成制御機構の開発
○坂本伊左雄・須崎貴憲・柴村英智（熊本大）・飯田全広（熊本大/JST）・久我守弘・末吉敏則（熊本大）
pp. 43 - 48
RECONF2005-38
機能分割実装による実行時再構成型MPEG-2デコーダの実現可能性
○木佐貫 健・坂本伊左雄・柴村英智・飯田全広・久我守弘・末吉敏則（熊本大）
pp. 49 - 54
RECONF2005-39
FPGAを用いた生化学シミュレータReCSiPのシミュレーション制御機構
○長名保範・吉見真聡・岩岡 洋・小嶋利紀・西川由理（慶大）・舟橋 啓・広井賀子（JST）・柴田裕一郎・岩永直樹（長崎大）・北野宏明（JST）・天野英晴（慶大）
pp. 55 - 60
RECONF2005-40
FPGAを用いた生化学シミュレータ向けSBML処理系の構築
○岩岡 洋・長名保範・吉見真聡・小嶋利紀・西川由理（慶大）・舟橋 啓・広井賀子（JST）・柴田裕一郎・岩永直樹（長崎大）・北野宏明（JST）・天野英晴（慶大）
pp. 61 - 66
今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。