電子情報通信学会技術研究報告

Print edition: ISSN 0913-5685
Online edition: ISSN 2432-6380

vol. 105, no. 441

VLSI設計技術

[PREV] [NEXT]

VLD2005-54
［フェロー記念講演］レイアウトCADとDFM ～ 始まりと成熟 ～
○三橋　隆（日本ケイデンス・デザイン・システムズ）
pp. 1 - 6

VLD2005-55
90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX
○神田浩一・山崎大輔・山本拓司・堀中　実・小川淳二・田村泰孝・小野寺裕幸（富士通研）
pp. 7 - 14

VLD2005-56
ロータリエンコーダ用誤差測定回路の高度化
○玉真昭男・杉浦正大・益田　正（静岡理工科大）
pp. 15 - 20

VLD2005-57
Low Power Design for IEEE 802.11 WLAN at the Medium Access Control Layer
○EL Bourichi Adil・Hiroto Yasuura（Kyushu Univ.）
pp. 21 - 24

VLD2005-58
非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法
○森本薫夫・永田　真（神戸大）・瀧　和男（エイ・アイ・エル）
pp. 25 - 30

VLD2005-59
遅延変動特性を考慮したタイミング信号設計方式に関する検討
○今井　雅・渡邊孝一・近藤正章・中村　宏・南谷　崇（東大）
pp. 31 - 36

VLD2005-60
bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計
○渡邊孝一・今井　雅・近藤正章・中村　宏・南谷　崇（東大）
pp. 37 - 42

今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。