お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2006-09-26 13:00
3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善
金村貴永泉田貴士青木伸俊近藤正樹伊藤早苗遠田利之岡野王俊川崎博久八木下淳史金子明生稲葉 聡中村光利石丸一成須黒恭一江口和弘東芝エレソ技報アーカイブへのリンク:SDM2006-164
抄録 (和) 3次元プロセス/デバイスシミュレーションを用いてbulk-FinFETの構造とイオン注入条件の最適化を検討した。チャネルのイオン注入条件は、パンチスルー電流が低く、且つ駆動電流が高くなるように最適化した。ストレスライナーを付けたときの応力解析を行った結果、SOI-FinFETよりもbulk-FinFETの方が大きなストレスが発生していることが分かった。Raised Source/Drain(RSD)構造を適用するときには、ソースドレイン拡散層のイオン注入条件を最適化した。ストレスライナーとRSDの組み合わせはbulk-FinFETの駆動電流向上に有効であることが分かった。 
(英) We discussed the optimization of structure of bulk-FinFETs and ion implantations by using 3-D process and device simulations. The ion implantation for channel region was determined so as to realize higher drive current with lower punch-through current. The analysis of mechanical stress for bulk-FinFETs and SOI-FinFETs revealed that the channel stress induced by a stress liner in the bulk-FinFET was larger than that for the SOI-FinFET. In addition, we applied a raised source/drain (RSD) structure to the bulk-FinFETs and optimized ion implantations in the RSD region. The combination of stress liner and RSD structure is found to be efficient for improving drive current of a bulk-FinFET.
キーワード (和) FinFET / 駆動電流 / パンチスルー電流 / 移動度向上 / 最適化 / 3次元プロセスシミュレーション / 3次元デバイスシミュレーション / TCAD  
(英) FinFET / drive current / punch-through current / mobility enhancement / optimization / 3-D process simulation / 3-D device simulation / TCAD  
文献情報 信学技報, vol. 106, no. 256, SDM2006-164, pp. 25-29, 2006年9月.
資料番号 SDM2006-164 
発行日 2006-09-18 (VLD, SDM) 
ISSN Print edition: ISSN 0913-5685
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード エレソ技報アーカイブへのリンク:SDM2006-164

研究会情報
研究会 SDM VLD  
開催期間 2006-09-25 - 2006-09-26 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) プロセス・デバイス・回路シミュレーションおよび一般 
テーマ(英) Process, Device, Circuit Simulation, etc. 
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2006-09-SDM-VLD 
本文の言語 日本語 
タイトル(和) 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善 
サブタイトル(和)  
タイトル(英) Improvement of Drive Current in Bulk-FinFET using Full 3D Process/Device Simulations 
サブタイトル(英)  
キーワード(1)(和/英) FinFET / FinFET  
キーワード(2)(和/英) 駆動電流 / drive current  
キーワード(3)(和/英) パンチスルー電流 / punch-through current  
キーワード(4)(和/英) 移動度向上 / mobility enhancement  
キーワード(5)(和/英) 最適化 / optimization  
キーワード(6)(和/英) 3次元プロセスシミュレーション / 3-D process simulation  
キーワード(7)(和/英) 3次元デバイスシミュレーション / 3-D device simulation  
キーワード(8)(和/英) TCAD / TCAD  
第1著者 氏名(和/英/ヨミ) 金村 貴永 / Takahisa Kanemura / カネムラ タカヒサ
第1著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第2著者 氏名(和/英/ヨミ) 泉田 貴士 / Takashi Izumida / イズミダ タカシ
第2著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第3著者 氏名(和/英/ヨミ) 青木 伸俊 / Nobutoshi Aoki / アオキ ノブトシ
第3著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第4著者 氏名(和/英/ヨミ) 近藤 正樹 / Masaki Kondo / コンドウ マサキ
第4著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第5著者 氏名(和/英/ヨミ) 伊藤 早苗 / Sanae Ito / イトウ サナエ
第5著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第6著者 氏名(和/英/ヨミ) 遠田 利之 / Toshiyuki Enda / エンダ トシユキ
第6著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第7著者 氏名(和/英/ヨミ) 岡野 王俊 / Kimitoshi Okano / オカノ キミトシ
第7著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第8著者 氏名(和/英/ヨミ) 川崎 博久 / Hirohisa Kawasaki / カワサキ ヒロヒサ
第8著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第9著者 氏名(和/英/ヨミ) 八木下 淳史 / Atsushi Yagishita / ヤギシタ アツシ
第9著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第10著者 氏名(和/英/ヨミ) 金子 明生 / Akio Kaneko / カネコ アキオ
第10著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第11著者 氏名(和/英/ヨミ) 稲葉 聡 / Satoshi Inaba / イナバ サトシ
第11著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第12著者 氏名(和/英/ヨミ) 中村 光利 / Mitsutoshi Nakamura / ナカムラ ミツトシ
第12著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第13著者 氏名(和/英/ヨミ) 石丸 一成 / Kazunari Ishimaru / イシマル カズナリ
第13著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第14著者 氏名(和/英/ヨミ) 須黒 恭一 / Kyoichi Suguro / スグロ キョウイチ
第14著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第15著者 氏名(和/英/ヨミ) 江口 和弘 / Kazuhiro Eguchi / エグチ カズヒロ
第15著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2006-09-26 13:00:00 
発表時間 25分 
申込先研究会 SDM 
資料番号 VLD2006-43, SDM2006-164 
巻番号(vol) vol.106 
号番号(no) no.254(VLD), no.256(SDM) 
ページ範囲 pp.25-29 
ページ数
発行日 2006-09-18 (VLD, SDM) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会