| 講演抄録／キーワード |
| 講演名 |
2007-01-17 16:50
PLC命令列を論理回路に変換するツールの実装と評価
○秋中昌訓・市川周一（豊橋技科大） |
| 抄録 |
（和） |
Programmable Logic Controller (PLC)の命令列をハードウェア記述言語(VHDL)に変換するツールを作成した．FPGAを用いてPLCプログラムを論理回路化することにより，PLCの利点である柔軟性を保ったまま，制御論理の速度と秘匿性の向上を図ることができる．本研究では，三菱電機FX2N PLCの命令列をVHDLに変換し，Altera StratixII FPGA上に実装して評価した．開発中の整列巻取機のPLCプログラムについて幾つかの設計を比較評価した結果，Sequential Design (SD)ではPLCと比較して約1800倍，Flat Design (FD)ではSDの5.6倍(PLCの約10000倍)の高速化が得られた．論理規模はSDが3554 ALUT，FDが2643 ALUTで，現行FPGAの容量と比較して充分小さい． |
| （英） |
By implementing a control program with hard-wired logic using reconfigurable devices (e.g., FPGA), a flexible and highly responsive system can be realized. This new system also contributes to securing intellectual property, while reducing implementation space and cost. This study outlines a converter that translates PLC instruction sequence into logic description. A productive ladder program was examined with Mitsubishi Electric FX2N PLC and Altera Stratix II FPGA, where a straightforward Sequential design (SD) was estimated to be 1800 times faster than PLC, while a performance-oriented Flat design (FD) was estimated to be 5.6 times faster than SD (i.e., 10000 times faster than PLC). Logic scales were 3554 ALUT for SD and 2643 ALUT for FD, which are small enough to fit into a state-of-the-art FPGA chip. |
| キーワード |
（和） |
プログラマブル・ロジック・コントローラ / FPGA / 制御プログラム / / / / / |
| （英） |
Programmable Logic Controller (PLC) / Field Programmable Gate Array (FPGA) / control program / / / / / |
| 文献情報 |
信学技報, vol. 106, no. 455, CPSY2006-63, pp. 43-48, 2007年1月. |
| 資料番号 |
CPSY2006-63 |
| 発行日 |
2007-01-10 (VLD, CPSY, RECONF) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|
| 研究会情報 |
| 研究会 |
VLD CPSY RECONF IPSJ-SLDM |
| 開催期間 |
2007-01-17 - 2007-01-18 |
| 開催地（和） |
慶応大学（日吉） |
| 開催地（英） |
Keio Univ. Hiyoshi Campus |
| テーマ（和） |
FPGAとその応用および一般 |
| テーマ（英） |
FPGA and its Application, etc. |
| 講演論文情報の詳細 |
| 申込み研究会 |
CPSY |
| 会議コード |
2007-01-VLD-CPSY-RECONF-IPSJ-SLDM |
| 本文の言語 |
日本語 |
| タイトル（和） |
PLC命令列を論理回路に変換するツールの実装と評価 |
| サブタイトル（和） |
|
| タイトル（英） |
Converting PLC instruction sequence into logic circuit: implementation and evaluation |
| サブタイトル（英） |
|
| キーワード(1)（和/英） |
プログラマブル・ロジック・コントローラ / Programmable Logic Controller (PLC) |
| キーワード(2)（和/英） |
FPGA / Field Programmable Gate Array (FPGA) |
| キーワード(3)（和/英） |
制御プログラム / control program |
| キーワード(4)（和/英） |
/ |
| キーワード(5)（和/英） |
/ |
| キーワード(6)（和/英） |
/ |
| キーワード(7)（和/英） |
/ |
| キーワード(8)（和/英） |
/ |
| 第1著者 氏名（和/英/ヨミ） |
秋中 昌訓 / Masanori Akinaka / アキナカ マサノリ |
| 第1著者 所属（和/英） |
豊橋技術科学大学 (略称： 豊橋技科大)
Toyohashi University of Technology (略称： Toyohashi Univ. Tech.) |
| 第2著者 氏名（和/英/ヨミ） |
市川 周一 / Shuichi Ichikawa / イチカワ シュウイチ |
| 第2著者 所属（和/英） |
豊橋技術科学大学 (略称： 豊橋技科大)
Toyohashi University of Technology (略称： Toyohashi Univ. Tech.) |
| 第3著者 氏名（和/英/ヨミ） |
/ / |
| 第3著者 所属（和/英） |
(略称： )
(略称： ) |
| 第4著者 氏名（和/英/ヨミ） |
/ / |
| 第4著者 所属（和/英） |
(略称： )
(略称： ) |
| 第5著者 氏名（和/英/ヨミ） |
/ / |
| 第5著者 所属（和/英） |
(略称： )
(略称： ) |
| 第6著者 氏名（和/英/ヨミ） |
/ / |
| 第6著者 所属（和/英） |
(略称： )
(略称： ) |
| 第7著者 氏名（和/英/ヨミ） |
/ / |
| 第7著者 所属（和/英） |
(略称： )
(略称： ) |
| 第8著者 氏名（和/英/ヨミ） |
/ / |
| 第8著者 所属（和/英） |
(略称： )
(略称： ) |
| 第9著者 氏名（和/英/ヨミ） |
/ / |
| 第9著者 所属（和/英） |
(略称： )
(略称： ) |
| 第10著者 氏名（和/英/ヨミ） |
/ / |
| 第10著者 所属（和/英） |
(略称： )
(略称： ) |
| 第11著者 氏名（和/英/ヨミ） |
/ / |
| 第11著者 所属（和/英） |
(略称： )
(略称： ) |
| 第12著者 氏名（和/英/ヨミ） |
/ / |
| 第12著者 所属（和/英） |
(略称： )
(略称： ) |
| 第13著者 氏名（和/英/ヨミ） |
/ / |
| 第13著者 所属（和/英） |
(略称： )
(略称： ) |
| 第14著者 氏名（和/英/ヨミ） |
/ / |
| 第14著者 所属（和/英） |
(略称： )
(略称： ) |
| 第15著者 氏名（和/英/ヨミ） |
/ / |
| 第15著者 所属（和/英） |
(略称： )
(略称： ) |
| 第16著者 氏名（和/英/ヨミ） |
/ / |
| 第16著者 所属（和/英） |
(略称： )
(略称： ) |
| 第17著者 氏名（和/英/ヨミ） |
/ / |
| 第17著者 所属（和/英） |
(略称： )
(略称： ) |
| 第18著者 氏名（和/英/ヨミ） |
/ / |
| 第18著者 所属（和/英） |
(略称： )
(略称： ) |
| 第19著者 氏名（和/英/ヨミ） |
/ / |
| 第19著者 所属（和/英） |
(略称： )
(略称： ) |
| 第20著者 氏名（和/英/ヨミ） |
/ / |
| 第20著者 所属（和/英） |
(略称： )
(略称： ) |
| 第21著者 氏名（和/英/ヨミ） |
/ / |
| 第21著者 所属（和/英） |
(略称： )
(略称： ) |
| 第22著者 氏名（和/英/ヨミ） |
/ / |
| 第22著者 所属（和/英） |
(略称： )
(略称： ) |
| 第23著者 氏名（和/英/ヨミ） |
/ / |
| 第23著者 所属（和/英） |
(略称： )
(略称： ) |
| 第24著者 氏名（和/英/ヨミ） |
/ / |
| 第24著者 所属（和/英） |
(略称： )
(略称： ) |
| 第25著者 氏名（和/英/ヨミ） |
/ / |
| 第25著者 所属（和/英） |
(略称： )
(略称： ) |
| 第26著者 氏名（和/英/ヨミ） |
/ / |
| 第26著者 所属（和/英） |
(略称： )
(略称： ) |
| 第27著者 氏名（和/英/ヨミ） |
/ / |
| 第27著者 所属（和/英） |
(略称： )
(略称： ) |
| 第28著者 氏名（和/英/ヨミ） |
/ / |
| 第28著者 所属（和/英） |
(略称： )
(略称： ) |
| 第29著者 氏名（和/英/ヨミ） |
/ / |
| 第29著者 所属（和/英） |
(略称： )
(略称： ) |
| 第30著者 氏名（和/英/ヨミ） |
/ / |
| 第30著者 所属（和/英） |
(略称： )
(略称： ) |
| 第31著者 氏名（和/英/ヨミ） |
/ / |
| 第31著者 所属（和/英） |
(略称： )
(略称： ) |
| 第32著者 氏名（和/英/ヨミ） |
/ / |
| 第32著者 所属（和/英） |
(略称： )
(略称： ) |
| 第33著者 氏名（和/英/ヨミ） |
/ / |
| 第33著者 所属（和/英） |
(略称： )
(略称： ) |
| 第34著者 氏名（和/英/ヨミ） |
/ / |
| 第34著者 所属（和/英） |
(略称： )
(略称： ) |
| 第35著者 氏名（和/英/ヨミ） |
/ / |
| 第35著者 所属（和/英） |
(略称： )
(略称： ) |
| 第36著者 氏名（和/英/ヨミ） |
/ / |
| 第36著者 所属（和/英） |
(略称： )
(略称： ) |
| 講演者 |
第1著者 |
| 発表日時 |
2007-01-17 16:50:00 |
| 発表時間 |
25分 |
| 申込先研究会 |
CPSY |
| 資料番号 |
VLD2006-92, CPSY2006-63, RECONF2006-63 |
| 巻番号（vol） |
vol.106 |
| 号番号（no） |
no.453(VLD), no.455(CPSY), no.457(RECONF) |
| ページ範囲 |
pp.43-48 |
| ページ数 |
6 |
| 発行日 |
2007-01-10 (VLD, CPSY, RECONF) |
|