| 講演抄録／キーワード |
| 講演名 |
2007-01-19 10:35
GaAsオンチップに高調波処理回路を一体化した3.5GHz低歪高出力FET
○後藤清毅・國井徹郎・井上 晃（三菱電機）・大植利和（Wave Technology）・河野正基・奥 友希・石川高英（三菱電機） |
| 抄録 |
（和） |
ブロードバンド無線通信基地局に用いる高出力増幅器を低歪化することを目的として、GaAs 基板上に高調波処理回路を一体化したマルチフィンガーFETを提案し、本素子を用いてF級動作増幅器を試作した結果について報告する。提案構成の高出力FETは並列に合成された各トランジスタセル単位に、GaAsオンチップに作製された2次高調波処理回路を接続して高調波負荷を高精度に制御し、AB級動作時の歪特性を改善することを特徴とする。提案構成のFETを用いた10W増幅器は、飽和出力から10dBバックオフ出力点でACPR=-51dBc, PAE=19% (3GPP W-CDMA 下り信号入力時)の良好な歪、効率特性を示し、本構成を用いない従来の増幅器と比較した結果、10dB以上の歪特性の低減を確認できた。また本チップを2合成して試作した3.5GHz 25W出力F級増幅器は10dBバックオフ出力においてEVM=1.5%, PAE=18% (WiMAX (IEEE 802.16a)下り信号入力時)の極めて良好な歪特性を達成した。 |
| （英） |
An ultra low distortion class-F power amplifier for 3.5GHz base stations of broadband access systems is presented. The feature of this amplifier is an GaAs on-chip input 2nd harmonic tuning circuit placed in front of each FET unit cell to achieve the linearity under class AB operating conditions by the accurate control of input 2nd harmonic impedance. With the proposed FET, a single-chip multi-cell FET for verification exhibits a low distortion of a -51 dBc ACPR and a 19% PAE with a 11.8-dB associated gain at a 10-dB back-off output power level under a 3.5-GHz 3GPP W-CDMA signal test. This ACPR corresponds to a 10-dB reduction in ACPR of a conventional FET. In addition, a 25 W power amplifier with two proposed FET chips successfully achieves a 1.5% EVM (Error Vector Magnitude) at an output power of 34.6 dBm under a 3.5-GHz WiMAX (IEEE 802.16a) compliant OFDM signal test, where the output power is a 10-dB back-off level. |
| キーワード |
（和） |
高出力増幅器 / トランジスタ / 歪 / マイクロ波通信 / GaAs / WiMAX / / |
| （英） |
power amplifier / transistor / distortion / microwave communication / GaAs / WiMAX / / |
| 文献情報 |
信学技報, vol. 106, no. 459, ED2006-228, pp. 155-160, 2007年1月. |
| 資料番号 |
ED2006-228 |
| 発行日 |
2007-01-10 (ED, MW) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|