| 講演抄録／キーワード |
| 講演名 |
2007-03-08 09:10
SIMD型プロセッサコア最適化設計のための多重ループに対応したSIMD命令合成手法
○中島裕貴・小原俊逸・戸川 望・柳澤政生・大附辰夫（早大） |
| 抄録 |
（和） |
Packed SIMD型命令セットを持つプロセッサを対象としたHW/SW協調合成システムSPADESでは，
Packed SIMD型命令を持つプロセッサを対象とした並列化コンパイラを必要とする．
この並列化コンパイラは，まずSPADESが対象とするプロセッサコアにおいて，
付加可能なすべてのハードウェアユニットを持つ仮想的なプロセッサを仮定する．仮想プロセッサ上で，
入力アプリケーションの命令レベル並列度をPacked SIMD型命令を用いて最大限に抽出し，
実行時間最小となるようにスケジューリングされたアセンブリコードを出力する．
並列化コンパイラの出力により，合成するプロセッサの初期構成を得られる．
本稿では，並列化コンパイラの中核をなす多重ループ構造の並列化アルゴリズムを提案する．
提案手法では入力アプリケーション内の多重ループ構造に対して命令レベル並列性を抽出し，
Packed SIMD型命令を生成可能とする．提案手法により，アプリケーションの命令レベル並列性を
Packed SIMD型命令を利用して抽出し，高速化されたアセンブリコードを出力する．
計算機実験により提案手法の有効性を評価する． |
| （英） |
The hardware/software cosynthesis system named SPADES which synthesize a processor with packed SIMD type instructions needs a parallelizing compiler for the processor with packked SIMD type instructions.
The parallelizing compiler targets the virtual processor that has all available hardware units. It exploits instruction level
parallelism using packked SIMD type instructions and output fastest scheduled assembly codes. The output of the parallelizimg compiler
decides the initial configuration of the processor. This paper proposes a parallelizing algrithm for multi loop and a
packed SIMD instruction generation algorithm.
The proposed algorithm extracts instruction level parallelism from multi loop in input application and enables to
generate packed SIMD type instructions.
Experimental results show effectiveness of the proposed algorithm. |
| キーワード |
（和） |
ハードウェア/ソフトウェア協調合成 / Packed SIMD型命令セット / コンパイラ / 組込みプロセッサ / / / / |
| （英） |
hardware/software cosynthesis / packed SIMD type instructions / compiler / embedded processor / / / / |
| 文献情報 |
信学技報, vol. 106, no. 548, VLD2006-121, pp. 13-18, 2007年3月. |
| 資料番号 |
VLD2006-121 |
| 発行日 |
2007-03-01 (VLD, ICD) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|
| 研究会情報 |
| 研究会 |
ICD VLD |
| 開催期間 |
2007-03-07 - 2007-03-09 |
| 開催地（和） |
メルパルク沖縄 |
| 開催地（英） |
Mielparque Okinawa |
| テーマ（和） |
システムオンシリコン設計技術ならびにこれを活用したVLSI <オーガナイザ：小林 和淑(京都大学)> |
| テーマ（英） |
System-on-silicon design techniques and related VLSs |
| 講演論文情報の詳細 |
| 申込み研究会 |
VLD |
| 会議コード |
2007-03-ICD-VLD |
| 本文の言語 |
日本語 |
| タイトル（和） |
SIMD型プロセッサコア最適化設計のための多重ループに対応したSIMD命令合成手法 |
| サブタイトル（和） |
|
| タイトル（英） |
SIMD Instructions Generation Algorithm for Multiple Loop for SIMD Processor Cores Optimum Design |
| サブタイトル（英） |
|
| キーワード(1)（和/英） |
ハードウェア/ソフトウェア協調合成 / hardware/software cosynthesis |
| キーワード(2)（和/英） |
Packed SIMD型命令セット / packed SIMD type instructions |
| キーワード(3)（和/英） |
コンパイラ / compiler |
| キーワード(4)（和/英） |
組込みプロセッサ / embedded processor |
| キーワード(5)（和/英） |
/ |
| キーワード(6)（和/英） |
/ |
| キーワード(7)（和/英） |
/ |
| キーワード(8)（和/英） |
/ |
| 第1著者 氏名（和/英/ヨミ） |
中島 裕貴 / Hiroki Nakajima / ナカジマ ヒロキ |
| 第1著者 所属（和/英） |
早稲田大学 (略称： 早大)
Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） |
小原 俊逸 / Shunitsu Kohara / コハラ シュンイツ |
| 第2著者 所属（和/英） |
早稲田大学 (略称： 早大)
Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） |
戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第3著者 所属（和/英） |
早稲田大学 (略称： 早大)
Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） |
柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第4著者 所属（和/英） |
早稲田大学 (略称： 早大)
Waseda University (略称： Waseda Univ.) |
| 第5著者 氏名（和/英/ヨミ） |
大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第5著者 所属（和/英） |
早稲田大学 (略称： 早大)
Waseda University (略称： Waseda Univ.) |
| 第6著者 氏名（和/英/ヨミ） |
/ / |
| 第6著者 所属（和/英） |
(略称： )
(略称： ) |
| 第7著者 氏名（和/英/ヨミ） |
/ / |
| 第7著者 所属（和/英） |
(略称： )
(略称： ) |
| 第8著者 氏名（和/英/ヨミ） |
/ / |
| 第8著者 所属（和/英） |
(略称： )
(略称： ) |
| 第9著者 氏名（和/英/ヨミ） |
/ / |
| 第9著者 所属（和/英） |
(略称： )
(略称： ) |
| 第10著者 氏名（和/英/ヨミ） |
/ / |
| 第10著者 所属（和/英） |
(略称： )
(略称： ) |
| 第11著者 氏名（和/英/ヨミ） |
/ / |
| 第11著者 所属（和/英） |
(略称： )
(略称： ) |
| 第12著者 氏名（和/英/ヨミ） |
/ / |
| 第12著者 所属（和/英） |
(略称： )
(略称： ) |
| 第13著者 氏名（和/英/ヨミ） |
/ / |
| 第13著者 所属（和/英） |
(略称： )
(略称： ) |
| 第14著者 氏名（和/英/ヨミ） |
/ / |
| 第14著者 所属（和/英） |
(略称： )
(略称： ) |
| 第15著者 氏名（和/英/ヨミ） |
/ / |
| 第15著者 所属（和/英） |
(略称： )
(略称： ) |
| 第16著者 氏名（和/英/ヨミ） |
/ / |
| 第16著者 所属（和/英） |
(略称： )
(略称： ) |
| 第17著者 氏名（和/英/ヨミ） |
/ / |
| 第17著者 所属（和/英） |
(略称： )
(略称： ) |
| 第18著者 氏名（和/英/ヨミ） |
/ / |
| 第18著者 所属（和/英） |
(略称： )
(略称： ) |
| 第19著者 氏名（和/英/ヨミ） |
/ / |
| 第19著者 所属（和/英） |
(略称： )
(略称： ) |
| 第20著者 氏名（和/英/ヨミ） |
/ / |
| 第20著者 所属（和/英） |
(略称： )
(略称： ) |
| 第21著者 氏名（和/英/ヨミ） |
/ / |
| 第21著者 所属（和/英） |
(略称： )
(略称： ) |
| 第22著者 氏名（和/英/ヨミ） |
/ / |
| 第22著者 所属（和/英） |
(略称： )
(略称： ) |
| 第23著者 氏名（和/英/ヨミ） |
/ / |
| 第23著者 所属（和/英） |
(略称： )
(略称： ) |
| 第24著者 氏名（和/英/ヨミ） |
/ / |
| 第24著者 所属（和/英） |
(略称： )
(略称： ) |
| 第25著者 氏名（和/英/ヨミ） |
/ / |
| 第25著者 所属（和/英） |
(略称： )
(略称： ) |
| 第26著者 氏名（和/英/ヨミ） |
/ / |
| 第26著者 所属（和/英） |
(略称： )
(略称： ) |
| 第27著者 氏名（和/英/ヨミ） |
/ / |
| 第27著者 所属（和/英） |
(略称： )
(略称： ) |
| 第28著者 氏名（和/英/ヨミ） |
/ / |
| 第28著者 所属（和/英） |
(略称： )
(略称： ) |
| 第29著者 氏名（和/英/ヨミ） |
/ / |
| 第29著者 所属（和/英） |
(略称： )
(略称： ) |
| 第30著者 氏名（和/英/ヨミ） |
/ / |
| 第30著者 所属（和/英） |
(略称： )
(略称： ) |
| 第31著者 氏名（和/英/ヨミ） |
/ / |
| 第31著者 所属（和/英） |
(略称： )
(略称： ) |
| 第32著者 氏名（和/英/ヨミ） |
/ / |
| 第32著者 所属（和/英） |
(略称： )
(略称： ) |
| 第33著者 氏名（和/英/ヨミ） |
/ / |
| 第33著者 所属（和/英） |
(略称： )
(略称： ) |
| 第34著者 氏名（和/英/ヨミ） |
/ / |
| 第34著者 所属（和/英） |
(略称： )
(略称： ) |
| 第35著者 氏名（和/英/ヨミ） |
/ / |
| 第35著者 所属（和/英） |
(略称： )
(略称： ) |
| 第36著者 氏名（和/英/ヨミ） |
/ / |
| 第36著者 所属（和/英） |
(略称： )
(略称： ) |
| 講演者 |
第1著者 |
| 発表日時 |
2007-03-08 09:10:00 |
| 発表時間 |
20分 |
| 申込先研究会 |
VLD |
| 資料番号 |
VLD2006-121, ICD2006-212 |
| 巻番号（vol） |
vol.106 |
| 号番号（no） |
no.548(VLD), no.551(ICD) |
| ページ範囲 |
pp.13-18 |
| ページ数 |
6 |
| 発行日 |
2007-03-01 (VLD, ICD) |