講演抄録/キーワード |
講演名 |
2007-04-12 11:10
[招待講演]書換え電流100μA、書換え速度416kB/sで動作する混載向け512kB相変化メモリ ○小田部 晃・半澤 悟(日立)・北井直樹(日立超LSIシステムズ)・長田健一・松井裕一・松崎 望・高浦則克(日立)・茂庭昌弘(ルネサステクノロジ)・河原尊之(日立) ICD2007-5 エレソ技報アーカイブへのリンク:ICD2007-5 |
抄録 |
(和) |
0.13μm,1.5V CMOS技術を用いて,混載向け512kB相変化メモリを試作した。既開発の低電力相変化メモリセルを混載ROMモジュールに適用するために,次の3つの回路技術を開発した。第一に,書換え回路技術として,メモリアレイ内のセンスアンプをライトバッファに用いて1bit毎に書換えを行うセンスアンプ・プリフェッチ・シリアル書換え方式とビット線電圧を二段階に切り替える二段階セット方式の組合せにより,書換え電流100μAにて書換え速度416kB/sを達成した。第二に,読出し回路技術として,高速化のための電荷転送ダイレクトセンス方式を用いることにより,16bitデータ読出し時のセンスアンプの消費電流を280μAに抑えながらアレイ内のデータ読出し時間を9.9nsに短縮した。第三に,テスト回路技術として,メモリアレイ内のリーク電流を低減する待機電圧制御方式を用いることにより,評価可能なメモリセル抵抗値の範囲を3MΩから33MΩまで拡大した。以上の回路技術により,低電力動作の混載向け相変化メモリを実現した。 |
(英) |
An experimental 512-kB embedded Phase Change Memory (PCM) is developed in a 0.13-μm 1.5-V CMOS technology. Three circuit techniques were developed to apply the previously developed low-power PCM cell to embedded ROM modules. A sense-amplifier-prefetch serial write scheme and a two-step set method achieve 416-kB/s write-throughput at 100-μA cell current. A charge-transfer direct-sense scheme has a 16-bit parallel read access time of 9.9 ns in a memory array drawing 280 μA. A standby voltage control scheme suppresses leakage current in the memory array and enlarges the range of measurable PCM cell resistance from 3 MΩ to 33 MΩ. These circuit techniques realize a low-power embedded PCM. |
キーワード |
(和) |
相変化 / 混載メモリ / センスアンプ・プリフェッチ・シリアル書換え方式 / 二段階セット方式 / 電荷転送ダイレクトセンス方式 / 待機電圧制御方式 / / |
(英) |
Phase change / Embedded memory / Sense-amplifier-prefetch serial write scheme / Two-step set method / Charge-transfer direct-sense scheme / Standby voltage control scheme / / |
文献情報 |
信学技報, vol. 107, no. 1, ICD2007-5, pp. 23-28, 2007年4月. |
資料番号 |
ICD2007-5 |
発行日 |
2007-04-05 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2007-5 エレソ技報アーカイブへのリンク:ICD2007-5 |