| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-08-23 15:00 走行時パワーゲーティングを適用した低消費電力乗算器の試作による電力評価 ○香嶋俊裕・武田清大・白井利明・大久保直昭・宇佐美公良（芝浦工大）  SDM2007-152 ICD2007-80 |
|
| 抄録 | （和） | 走行時パワーゲーティングを32bit乗算器に適用した試作チップを用いて、動的なスリープ制御による消費電力の変化を実測により示す。用いた試作チップは走行時パワーゲーティングの適用回路と非適用回路を1チップに実装し、電源を分けることによりそれぞれの電力計測が可能なものである。適用回路と非適用回路のそれぞれで消費電力を実測し、評価を行なった。適用回路で実測した結果、乗算器の動作時においてはリーク電力が最大24%、乗算を行わない待機状態においては、乗算アレイ全体スリープにより58%の低減効果を得られることがわかった。最高動作周波数は、常に乗算アレイ全体を動作させた場合と乗算アレイの一部分がスリープとアクティブを繰り返す動作をさせた場合のどちらも175MHzであった。ウェイクアップによるクリティカルパス遅延への影響は現れず、隠蔽される結果となった。 |
| （英） | This paper describes a result of measurement of a Multiplier with Run Time Power Gating (RTPG). This multiplier has a scheme to dynamically reduce the leakage power according to a bit size of multiplied values. If one or both multiplied values have less than 16bit value, power gating is dynamically applied to the part of logic gates that need not to calculate output values. We design and implement this multiplier using ASPLA 90nm technology and measurement the leakage power. Experimental results show that this scheme enables to reduce the leakage power of multiplier up to 24% in the active mode, 58% in standby mode respectively at 25℃. | |
| キーワード | （和） | MTCMOS回路 / 動的スリープ制御 / リーク電力 / 乗算器 / 低消費電力 / / / |
| （英） | MTCMOS curcuits / Dynamic Sleep Control / Leakage Power / Multiplier / Power Dissipation / / / | |
| 文献情報 | 信学技報, vol. 107, no. 195, ICD2007-80, pp. 63-68, 2007年8月. | |
| 資料番号 | ICD2007-80 | |
| 発行日 | 2007-08-16 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2007-152 ICD2007-80 |
|
| 研究会情報 | |
| 研究会 | ICD SDM |
| 開催期間 | 2007-08-23 - 2007-08-24 |
| 開催地（和） | 北見工業大学 |
| 開催地（英） | Kitami Institute of Technology |
| テーマ（和） | VLSI回路、デバイス技術（高速、低電圧、低消費電力）<オーガナイザ：榎本忠儀(中央大学)> |
| テーマ（英） | VLSI Circuit and Device Technologies (High Speed, Low Voltage, and Low Power Consumption) |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2007-08-ICD-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 走行時パワーゲーティングを適用した低消費電力乗算器の試作による電力評価 |
| サブタイトル（和） | |
| タイトル（英） | Power Measurement for a Multiplier with Run Time Power Gating |
| サブタイトル（英） | |
| キーワード(1)（和/英） | MTCMOS回路 / MTCMOS curcuits |
| キーワード(2)（和/英） | 動的スリープ制御 / Dynamic Sleep Control |
| キーワード(3)（和/英） | リーク電力 / Leakage Power |
| キーワード(4)（和/英） | 乗算器 / Multiplier |
| キーワード(5)（和/英） | 低消費電力 / Power Dissipation |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 香嶋 俊裕 / Toshihiro Kashima / カシマ トシヒロ |
| 第1著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： S.I.T) |
| 第2著者 氏名（和/英/ヨミ） | 武田 清大 / Seidai Takeda / タケダ セイダイ |
| 第2著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： S.I.T) |
| 第3著者 氏名（和/英/ヨミ） | 白井 利明 / Toshiaki Shirai / シライ トシアキ |
| 第3著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： S.I.T) |
| 第4著者 氏名（和/英/ヨミ） | 大久保 直昭 / Naoaki Ohkubo / オオクボ ナオアキ |
| 第4著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： S.I.T) |
| 第5著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第5著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： S.I.T) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-08-23 15:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | SDM2007-152, ICD2007-80 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.194(SDM), no.195(ICD) |
| ページ範囲 | pp.63-68 |
| ページ数 | 6 |
| 発行日 | 2007-08-16 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]