| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-08-23 09:20 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討 ○鹿野裕明（日立/早大）・伊藤雅樹・戸高貴司・津野田賢伸・兒玉征之・小野内雅文・内山邦男（日立）・小高俊彦（日立/早大）・亀井達也・永濱 衛・草桶 学・新田祐介（ルネサステクノロジ）・和田康孝・木村啓二・笠原博徳（早大）  SDM2007-143 ICD2007-71 エレソ技報アーカイブへのリンク：SDM2007-143 ICD2007-71 |
|
| 抄録 | （和） | 汎用プロセッサ(CPU) コアとアクセラレータ(ACC) コアを複数個集積したヘテロジニアスマルチコアプロセッサ(HMCP) アーキテクチャを検討した．HMCP は，特定の演算を効率よく実行可能なACC コアの効果的な利用と複数のプロセッサコアの並列利用により，動作周波数を向上させなくとも高い演算性能を得ることが可能であり，組み込み向けSoC に求められる高性能，小面積，省電力を同時に実現する．今回HMCP アーキテクチャの有効性評価に当たり，AAC-LC エンコーディングのHMCP における処理方式を検討し，ホモジニアスマルチコアプロセッサにアクセラレータとして動的再構成可能プロセッサ(DRP) を付加した試作チップ上での評価を行った．その結果，600 MHz で動作するCPU 2 個と300 MHz で動作するDRP 2 個を集積したHMCP において，CD 一枚が1-2 分程度でエンコード可能となる54 倍速AAC エンコーディングの性能が得られることを確認した． |
| （英） | This paper describes a heterogeneous multi-core processor (HMCP) architecture which integrates general purpose processors (CPU) and accelerators (ACC) to achieve high-performance as well as low-power consumption for SoCs of embedded systems. Memory architecture of CPUs and ACCs were unified to improve programming and compiling efficiency. For preliminary evaluation of the HMCP architecture, AAC-LC stereo audio encoding is parallelized on a heterogeneous multi-core having homogeneous processor cores and dynamic reconfigurable processor (DRP) accelerator cores. The performance evaluation shows that 54x AAC encoding is achieved on the chip with two CPUs at 600 MHz and two DRPs at 300 MHz, which realizes encoding of a whole CD in 1-2 minutes. |
|
| キーワード | （和） | ヘテロジニアスマルチコア / 並列処理 / アクセラレータ / 動的再構成可能プロセッサ / AAC エンコード / / / |
| （英） | Heterogeneous multi-core / parallel processing / accelerator / dynamic reconfigurable processor / AAC encoding / / / | |
| 文献情報 | 信学技報, vol. 107, no. 195, ICD2007-71, pp. 11-16, 2007年8月. | |
| 資料番号 | ICD2007-71 | |
| 発行日 | 2007-08-16 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2007-143 ICD2007-71 エレソ技報アーカイブへのリンク：SDM2007-143 ICD2007-71 |
|
| 研究会情報 | |
| 研究会 | ICD SDM |
| 開催期間 | 2007-08-23 - 2007-08-24 |
| 開催地（和） | 北見工業大学 |
| 開催地（英） | Kitami Institute of Technology |
| テーマ（和） | VLSI回路、デバイス技術（高速、低電圧、低消費電力）<オーガナイザ：榎本忠儀(中央大学)> |
| テーマ（英） | VLSI Circuit and Device Technologies (High Speed, Low Voltage, and Low Power Consumption) |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2007-08-ICD-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of Heterogeneous Multicore Architecture with AAC-LC Stereo Encoding |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ヘテロジニアスマルチコア / Heterogeneous multi-core |
| キーワード(2)（和/英） | 並列処理 / parallel processing |
| キーワード(3)（和/英） | アクセラレータ / accelerator |
| キーワード(4)（和/英） | 動的再構成可能プロセッサ / dynamic reconfigurable processor |
| キーワード(5)（和/英） | AAC エンコード / AAC encoding |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鹿野 裕明 / Hiroaki Shikano / シカノ ヒロアキ |
| 第1著者 所属（和/英） | (株)日立製作所/早稲田大学 (略称： 日立/早大) Hitachi, Ltd./Waseda Univ. (略称： Hitachi/./Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 伊藤 雅樹 / Masaki Ito / イトウ マサキ |
| 第2著者 所属（和/英） | (株)日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第3著者 氏名（和/英/ヨミ） | 戸高 貴司 / Takashi Todaka / トダカ タカシ |
| 第3著者 所属（和/英） | (株)日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第4著者 氏名（和/英/ヨミ） | 津野田 賢伸 / Takanobu Tsunoda / ツノダ タカノブ |
| 第4著者 所属（和/英） | (株)日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第5著者 氏名（和/英/ヨミ） | 兒玉 征之 / Tomoyuki Kodama / コダマ トモユキ |
| 第5著者 所属（和/英） | (株)日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第6著者 氏名（和/英/ヨミ） | 小野内 雅文 / Masafumi Onouchi / オノウチ マサフミ |
| 第6著者 所属（和/英） | (株)日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第7著者 氏名（和/英/ヨミ） | 内山 邦男 / Kunio Uchiyama / ウチヤマ クニオ |
| 第7著者 所属（和/英） | (株)日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第8著者 氏名（和/英/ヨミ） | 小高 俊彦 / Toshihiko Odaka / オダカ トシヒコ |
| 第8著者 所属（和/英） | (株)日立製作所/早稲田大学 (略称： 日立/早大) Hitachi, Ltd./Waseda Univ. (略称： Hitachi/./Waseda Univ.) |
| 第9著者 氏名（和/英/ヨミ） | 亀井 達也 / Tatsuya Kamei / カメイ タツヤ |
| 第9著者 所属（和/英） | (株)ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corporation (略称： Renesas Technology) |
| 第10著者 氏名（和/英/ヨミ） | 永濱 衛 / Ei Nagahama / ナガハマ エイ |
| 第10著者 所属（和/英） | (株)ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corporation (略称： Renesas Technology) |
| 第11著者 氏名（和/英/ヨミ） | 草桶 学 / Manabu Kusaoke / クサオケ マナブ |
| 第11著者 所属（和/英） | (株)ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corporation (略称： Renesas Technology) |
| 第12著者 氏名（和/英/ヨミ） | 新田 祐介 / Yusuke Nitta / ニッタ ユウスケ |
| 第12著者 所属（和/英） | (株)ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corporation (略称： Renesas Technology) |
| 第13著者 氏名（和/英/ヨミ） | 和田 康孝 / Yasutaka Wada / ワダ ヤスタカ |
| 第13著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第14著者 氏名（和/英/ヨミ） | 木村 啓二 / Keiji Kimura / キムラ ケイジ |
| 第14著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第15著者 氏名（和/英/ヨミ） | 笠原 博徳 / Hironori Kasahara / カサハラ ヒロノリ |
| 第15著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-08-23 09:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | SDM2007-143, ICD2007-71 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.194(SDM), no.195(ICD) |
| ページ範囲 | pp.11-16 |
| ページ数 | 6 |
| 発行日 | 2007-08-16 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]