| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-08-24 14:50 ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性 ○小野田裕之・宮下 桂・中山武雄・木下朋子・西村尚志・東 篤志・山田誠司・松岡史倫（東芝）  SDM2007-165 ICD2007-93 |
|
| 抄録 | （和） | ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタ(Dopant Segregated Schottky source/drain transistors :DSS FET)をSRAMに適用し、32nm世代LOPデバイスの電源電圧として考えられている0.7Vにおいてその特性を評価した。SRAMのセル電流を40uAで一定とした場合、DSSとStress技術の改善効果によりBit-lineリーク電流はほぼ2桁減少した。一方、Bit-lineリーク電流を10nAで一定にした場合には電源電圧を0.1V減少させることが可能である。 |
| （英） | For the fist time, low supply voltage SRAM operation with stress-enhanced dopant segregated Schottky (DSS) source/drain transistors is demonstrated. At constant SRAM cell current of 40 A, we achieve two orders of magnitude lower bit-line leakage than conventional technologies at Vdd=0.7 V, while in case of constant bit-line leakage of 10 nA, supply voltage is successfully reduced down by 0.1 V. DSS technology is promising for low voltage SRAM operation for 32 nm node and beyond. | |
| キーワード | （和） | DSS / Schottky / SRAM / 32nm / / / / |
| （英） | DSS / Schottky / SRAM / 32nm / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 194, SDM2007-165, pp. 131-134, 2007年8月. | |
| 資料番号 | SDM2007-165 | |
| 発行日 | 2007-08-16 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2007-165 ICD2007-93 |
|
| 研究会情報 | |
| 研究会 | ICD SDM |
| 開催期間 | 2007-08-23 - 2007-08-24 |
| 開催地（和） | 北見工業大学 |
| 開催地（英） | Kitami Institute of Technology |
| テーマ（和） | VLSI回路、デバイス技術（高速、低電圧、低消費電力）<オーガナイザ：榎本忠儀(中央大学)> |
| テーマ（英） | VLSI Circuit and Device Technologies (High Speed, Low Voltage, and Low Power Consumption) |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2007-08-ICD-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性 |
| サブタイトル（和） | |
| タイトル（英） | 0.7 V SRAM Technology with Stress-Enhanced Dopant Segregated Schottky (DSS) Source/Drain Transistors for 32 nm Node |
| サブタイトル（英） | |
| キーワード(1)（和/英） | DSS / DSS |
| キーワード(2)（和/英） | Schottky / Schottky |
| キーワード(3)（和/英） | SRAM / SRAM |
| キーワード(4)（和/英） | 32nm / 32nm |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小野田 裕之 / Hiroyuki Onoda / オノダ ヒロユキ |
| 第1著者 所属（和/英） | （株）東芝 セミコンダクター社 (略称： 東芝) Semiconductor Company, Toshiba Corporation (略称： Toshiba) |
| 第2著者 氏名（和/英/ヨミ） | 宮下 桂 / Katsura Miyashita / ミヤシタ カツラ |
| 第2著者 所属（和/英） | （株）東芝 セミコンダクター社 (略称： 東芝) Semiconductor Company, Toshiba Corporation (略称： Toshiba) |
| 第3著者 氏名（和/英/ヨミ） | 中山 武雄 / Takeo Nakayama / ナカヤマ タケオ |
| 第3著者 所属（和/英） | （株）東芝 セミコンダクター社 (略称： 東芝) Semiconductor Company, Toshiba Corporation (略称： Toshiba) |
| 第4著者 氏名（和/英/ヨミ） | 木下 朋子 / Tomoko Kinoshita / キノシタ トモコ |
| 第4著者 所属（和/英） | （株）東芝 セミコンダクター社 (略称： 東芝) Semiconductor Company, Toshiba Corporation (略称： Toshiba) |
| 第5著者 氏名（和/英/ヨミ） | 西村 尚志 / Hisashi Nishimura / ニシムラ ヒサシ |
| 第5著者 所属（和/英） | （株）東芝 セミコンダクター社 (略称： 東芝) Semiconductor Company, Toshiba Corporation (略称： Toshiba) |
| 第6著者 氏名（和/英/ヨミ） | 東 篤志 / Atsushi Azuma / アズマ アツシ |
| 第6著者 所属（和/英） | （株）東芝 セミコンダクター社 (略称： 東芝) Semiconductor Company, Toshiba Corporation (略称： Toshiba) |
| 第7著者 氏名（和/英/ヨミ） | 山田 誠司 / Seiji Yamada / ヤマダ セイジ |
| 第7著者 所属（和/英） | （株）東芝 セミコンダクター社 (略称： 東芝) Semiconductor Company, Toshiba Corporation (略称： Toshiba) |
| 第8著者 氏名（和/英/ヨミ） | 松岡 史倫 / Fumitomo Matsuoka / マツオカ フミトモ |
| 第8著者 所属（和/英） | （株）東芝 セミコンダクター社 (略称： 東芝) Semiconductor Company, Toshiba Corporation (略称： Toshiba) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-08-24 14:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2007-165, ICD2007-93 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.194(SDM), no.195(ICD) |
| ページ範囲 | pp.131-134 |
| ページ数 | 4 |
| 発行日 | 2007-08-16 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]