| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-10-19 16:40 ソフトエラーからのロールバック機構を有する低オーバーヘッド・高信頼マイコンアーキテクチャ ○酒田輝昭・広津鉄平・山田弘道（日立）・片岡 健（ルネサステクノロジ）  R2007-45 |
|
| 抄録 | （和） | ソフトエラーの検出・訂正を低オーバヘッドで実現するマイコンアーキテクチャを開発した．論理回路部分のフリップフロップに発生するソフトエラーの検出回路は自動生成する．ソフトエラー検出後，ロールバック制御部はCPUのリセットとレジスタファイルの復帰を行い，CPUはエラー発生前の命令から再実行する．また，ロールバック制御部自身に発生したソフトエラーも訂正する．更に，ECC RAMにもこのロールバック制御を適用したことで，ECC訂正回路で発生するディレイオーバーヘッドを無くした．32ビットのRISCマイコンに本アーキテクチャを適用した結果，面積オーバーヘッド59%，周波数オーバーヘッド9%となり，EEMBCベンチマークでソフトエラー注入シミュレーションを行った結果，MTBFを30倍以上に高められる見通しを得た． |
| （英） | A low overhead, dependable microcontroller architecture has been developed. Soft errors occur in flip-flops are detected by automatic generated soft error-detecting logic circuits. After a soft error is detected, the developed rollback control module (RCM) resets the CPU and restores the CPU's register file from the backup register file using a rollback program routine. After the routine, the CPU restarts from the instruction executed before the soft error occurred. In addition, soft errors occur in RCM itself are corrected. ECC errors in RAM are corrected after error detection by the rollback architecture with no delay overheads. Testing on a 32-bit RISC microcontroller and EEMBC benchmarks showed that the area overhead was 59% and frequency overhead was 9%. In a soft error injection simulation, the MTBF was 30 times longer than those of the baseline microcontroller. | |
| キーワード | （和） | ソフトエラー / ロールバック / ECC RAM / 平均故障間隔 (MTBF) / / / / |
| （英） | Soft error / Rollback / ECC RAM / Mean time between failure (MTBF) / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 270, R2007-45, pp. 47-52, 2007年10月. | |
| 資料番号 | R2007-45 | |
| 発行日 | 2007-10-12 (R) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | R2007-45 |
|
| 研究会情報 | |
| 研究会 | R |
| 開催期間 | 2007-10-19 - 2007-10-19 |
| 開催地（和） | 九州大学 |
| 開催地（英） | Kyushu University |
| テーマ（和） | 信頼性一般 |
| テーマ（英） | Reliability, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | R |
| 会議コード | 2007-10-R |
| 本文の言語 | 日本語 |
| タイトル（和） | ソフトエラーからのロールバック機構を有する低オーバーヘッド・高信頼マイコンアーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | A Low Overhead Dependable Microcontroller Architecture with Instruction-level Rollback for Soft Error Recovery |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ソフトエラー / Soft error |
| キーワード(2)（和/英） | ロールバック / Rollback |
| キーワード(3)（和/英） | ECC RAM / ECC RAM |
| キーワード(4)（和/英） | 平均故障間隔 (MTBF) / Mean time between failure (MTBF) |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 酒田 輝昭 / Teruaki Sakata / サカタ テルアキ |
| 第1著者 所属（和/英） | 株式会社 日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第2著者 氏名（和/英/ヨミ） | 広津 鉄平 / Teppei Hirotsu / ヒロツ テッペイ |
| 第2著者 所属（和/英） | 株式会社 日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第3著者 氏名（和/英/ヨミ） | 山田 弘道 / Hiromichi Yamada / ヤマダ ヒロミチ |
| 第3著者 所属（和/英） | 株式会社 日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第4著者 氏名（和/英/ヨミ） | 片岡 健 / Takeshi Kataoka / カタオカ タケシ |
| 第4著者 所属（和/英） | 株式会社 ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-10-19 16:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | R |
| 資料番号 | R2007-45 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.270 |
| ページ範囲 | pp.47-52 |
| ページ数 | 6 |
| 発行日 | 2007-10-12 (R) |
[研究会発表申込システムのトップページに戻る]