| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-11-20 16:00 EB直描を使ったマスクレスビアプログラマブルデバイスVPEXの提案と回路性能評価 ○川原崎正英・中村明博・西本智弘・下林義明・藤野 毅（立命館大）  VLD2007-80 DC2007-35 |
|
| 抄録 | （和） | われわれは， 電子ビームによって，２層のビアレイアウトを描画することにより，マスク制作費用を必要とせずにディジタル回路の論理を変更できるプログラマブルデバイスVPEX(Via Programmable logic using Exclusive or array)の研究を行っている．VPEXで使用する基本論理素子(LE:Logic Element)は，複合ゲート型Exclusive OR(EXOR)とInverter(INV)から構成されており，第１ビア層の変更ですべての2入力論理を含む12種類の論理を出力する事ができる．また複数LEを用いてレジスタ(DFF)を構成することができるため，DFFを基本論理ブロックとして用意する必要がないという特徴をもっている．本論文では，VPEXの基本アーキテクチャ，特にLEの構成を説明するとともに，小規模回路でのスタンダードセルとの性能比較を行う．また，従来提案されているビアプログラマブルデバイスとVPEXとの性能比較結果についても述べる． |
| （英） | We propose the user-programmable device called VPEX (Via Programmable logic device using EXclusive-or array) which can change the logic of a digital circuit by changing two via-layer. Our novel device does not use photo-mask to change digital-circuit logic，because we use Electron Beam (EB) direct writing which is mask-less lithography. Therefore, we can cut mask cost, completely. The logic element (LE) of VPEX is composed of complex gate type EXclusive-OR (EXOR) and Inverter(INV). The single LE can outputs 12 logic functions which include all2-input logic functions by changing via-1 layer. Moreover, D-FlipFlop (DFF) consists of 5 LEs. Therefore there is no dead space unlike FPGA. In the paper, we compare performance of VPEX logic functions with that of standard-cells (Std) in 0.18μm CMOS technology. In addition, small-scale circuits of VPEX and Std are evaluated by area, delay-time and power-consumption. Finally, we discuss about comparison performance of VPEX with that of other works of via-programmable devices. | |
| キーワード | （和） | ビアプログラマブルデバイス / 電子ビーム直描 / Exclusive-OR / ストラクチャードASIC / / / / |
| （英） | Via-programmable device / EB direct writing / Exclusive-OR / structured ASIC / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 334, VLD2007-80, pp. 61-66, 2007年11月. | |
| 資料番号 | VLD2007-80 | |
| 発行日 | 2007-11-13 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-80 DC2007-35 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF DC IPSJ-SLDM IPSJ-ARC |
| 開催期間 | 2007-11-20 - 2007-11-22 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | デザインガイア2007 ―VLSI設計の新しい大地を考える研究会― |
| テーマ（英） | Design Gaia 2007 ---A New Frontier in VLSI Design--- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2007-11-VLD-CPSY-RECONF-DC-IPSJ-SLDM-IPSJ-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | EB直描を使ったマスクレスビアプログラマブルデバイスVPEXの提案と回路性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Proposal and Circuit Performance Evaluation of Mask-less Via Programmable Device VPEX for EB Direct Writing |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ビアプログラマブルデバイス / Via-programmable device |
| キーワード(2)（和/英） | 電子ビーム直描 / EB direct writing |
| キーワード(3)（和/英） | Exclusive-OR / Exclusive-OR |
| キーワード(4)（和/英） | ストラクチャードASIC / structured ASIC |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 川原崎 正英 / Masahide Kawarasaki / カワラサキ マサヒデ |
| 第1著者 所属（和/英） | 立命館大学大学院 (略称： 立命館大) Ritumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 中村 明博 / Akihiro Nakamura / ナカムラ アキヒロ |
| 第2著者 所属（和/英） | 立命館大学大学院 (略称： 立命館大) Ritumeikan University (略称： Ritsumeikan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 西本 智弘 / Tomoaki Nishimoto / ニシモト トモアキ |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritumeikan University (略称： Ritsumeikan Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 下林 義明 / Yoshiaki Shitabayashi / シタバヤシ ヨシアキ |
| 第4著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritumeikan University (略称： Ritsumeikan Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 藤野 毅 / Takeshi Fujino / フジノ タケシ |
| 第5著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritumeikan University (略称： Ritsumeikan Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-11-20 16:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2007-80, DC2007-35 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.334(VLD), no.337(DC) |
| ページ範囲 | pp.61-66 |
| ページ数 | 6 |
| 発行日 | 2007-11-13 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]