| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-11-21 14:15 種々の部分積加算構造に対応したテスト容易な乗算器の設計手法 ○鬼頭信貴・高木直史（名大）  VLD2007-83 DC2007-38 |
|
| 抄録 | （和） | テスト容易な乗算器の設計手法を示す． 乗算器の部分積加算部を3種類のブロックを組み合わせて設計する． ブロックの組み合わせかたにより様々な部分積加算構造を実現できる． 部分積加算部と共に乗算器の構成に必要な 部分積生成部と最終加算部の構成についても示す． これらを組み合わせることで，様々な部分積加算構造をもつ乗算器を実現できる． 提案手法による乗算器は単一セル機能故障の仮定のもとで 演算のビット長にかかわりなく14個のテストパターンでテストできる． 提案手法で設計した乗算器には テストのために6本の追加の外部入力が必要となる． |
| （英） | We propose a design method for easily testable multipliers. We construct partial product adders of a multiplier with three types of adder blocks. Various combinations of adder blocks lead to various structures of partial product addition for multipliers. A partial product generator and a final adder are also shown. We can construct multipliers with them adaptable to various structures of partial product addition. These multipliers can be tested with 14 test patterns with respect to cell fault model irrespective of its bit width. They require 6 additional input terminals. |
|
| キーワード | （和） | テスト容易化設計 / Cテスト可能 / ツリー型乗算器 / 配列型乗算器 / / / / |
| （英） | design for testability / C-testability / tree multiplier / array multiplier / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 338, DC2007-38, pp. 7-12, 2007年11月. | |
| 資料番号 | DC2007-38 | |
| 発行日 | 2007-11-14 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-83 DC2007-38 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF DC IPSJ-SLDM IPSJ-ARC |
| 開催期間 | 2007-11-20 - 2007-11-22 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | デザインガイア2007 ―VLSI設計の新しい大地を考える研究会― |
| テーマ（英） | Design Gaia 2007 ---A New Frontier in VLSI Design--- |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2007-11-VLD-CPSY-RECONF-DC-IPSJ-SLDM-IPSJ-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 種々の部分積加算構造に対応したテスト容易な乗算器の設計手法 |
| サブタイトル（和） | |
| タイトル（英） | A design method for easily testable multipliers adaptable to various structures of partial product addition |
| サブタイトル（英） | |
| キーワード(1)（和/英） | テスト容易化設計 / design for testability |
| キーワード(2)（和/英） | Cテスト可能 / C-testability |
| キーワード(3)（和/英） | ツリー型乗算器 / tree multiplier |
| キーワード(4)（和/英） | 配列型乗算器 / array multiplier |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鬼頭 信貴 / Nobutaka Kito / キトウ ノブタカ |
| 第1著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 高木 直史 / Naofumi Takagi / タカギ ナオフミ |
| 第2著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-11-21 14:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2007-83, DC2007-38 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.335(VLD), no.338(DC) |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2007-11-14 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]