講演抄録/キーワード |
講演名 |
2007-12-14 14:40
マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC ○水本勝也・行天隆幸・谷崎哲志・小林聡一・中島雅美・山崎博之・野田英行・東田基樹・奥野義弘・有本和民(ルネサステクノロジ) ICD2007-138 エレソ技報アーカイブへのリンク:ICD2007-138 |
抄録 |
(和) |
本論文は,プログラマブルマルチマトリックスプロセッサ(MXコア)アーキテクチャによるリアルタイム画像処理SoC(MX-SoC)について述べる.MX-SoCは,3つのMXコア,ホストCPUとI/O周辺モジュールから成り立っている.1個のMXコアは,マトリックスアーキテクチャをベースにした超並列SIMDプロセッサである.MX-SoCは,CCDカメラの画像処理能力をもち,90nm Low Power CMOSプロセスで実装されており,そして162MHz(ワースト)で動作できる.新しい並列画素データ処理アルゴリズム,及びマルチMXコア処理に適したマルチタスク処理により,30Frame/Secの画像処理を達成することが出来た.この処理能力は,CPUソリューションよりも30倍高速である.マルチMXコアアーキテクチャによるMX-SoCがリアルタイム画像処理分野にS/Wで適用できることを確認した. |
(英) |
This paper describes a real time image processing SoC(MX-SoC) with programmable multi matrix -processor(MX-Core) architecture. The MX-SoC has three MX-Cores, Host-CPU, and I/O peripheral modules. An unit MX-Core is a massively parallel (1024) flexible SIMD processor based on the matrix architecture. The MX-SoC, which can perform the image processing of CCD camera, is implemented on 90nm Low Power CMOS process technology and can operate at 162MHz under the worst condition. A novel parallel pixel data processing algorism, and multi task execution suitable for multi MX-Core processing can achieve 30 Frame/sec image processing. This performance is 30 times faster than general purpose CPU solution. The MX-SoC with multi MX-Core architecture can realize the software solution of real time image processing application field. |
キーワード |
(和) |
超並列 / SIMD / プロセッサ / 画像処理 / SoC / マルチプロセッサ / / |
(英) |
massively parallel processing / SIMD / processor / image processing / SoC / multi processor / / |
文献情報 |
信学技報, vol. 107, no. 382, ICD2007-138, pp. 107-111, 2007年12月. |
資料番号 |
ICD2007-138 |
発行日 |
2007-12-06 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2007-138 エレソ技報アーカイブへのリンク:ICD2007-138 |