| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-01-16 13:20 FPGAアレイを用いたスケーラブルなReconfigurable HPC ○飯島浩晃・佐藤一輝・関根優年（東京農工大）  VLD2007-107 CPSY2007-50 RECONF2007-53 |
|
| 抄録 | （和） | 大規模演算をスケーラブルに行える基盤として，多数のFPGA同士を相互接続したFPGAアレイが提案されている． 我々が提案するFPGAアレイは，大規模FPGAを搭載し外部IOを大量に装備した小型のFPGAカードを，格子状に並べた構成を取る． 演算回路を格納するFPGAは，対象問題にあわせて回路を構成することができるため， 比較的安価に専用回路を用いた高性能な演算を手に入れることができる． FPGAアレイはPCI型FPGAカード(hwModule)に接続し，hw/sw複合体に組み込むことで，容易な制御を目指す． 本稿では提案システムによって，差分法によるポアソン方程式の演算を，どれだけ高速に行うことができるかについて予備実験を行った． |
| （英） | PGA array that interconnect many FPGA proposed as foundation for Large-scale operations. FPGA array we propose in this paper consist of a grid structure by using small FPGA card, FPGA card equips with large-scale FPGA and large amount of external IO. This FPGA can reconfigure the Arithmetic circuit to fit the target problem, so get a dedicated circuit for high-performance computing at relatively cheap. FPGA array aims at easy to control by embedding in the hw/sw complex through PCI type FPGA card. This paper takes the pilot study how fast proposed system can calculate Poisson's equation by the finite difference method. |
|
| キーワード | （和） | ハードウェア / ソフトウェア / FPGA / HPC / シミュレーション / / / |
| （英） | Hardware / Software / FPGA / HPC / Simulation / / / | |
| 文献情報 | 信学技報, vol. 107, no. 418, RECONF2007-53, pp. 13-18, 2008年1月. | |
| 資料番号 | RECONF2007-53 | |
| 発行日 | 2008-01-09 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-107 CPSY2007-50 RECONF2007-53 |
|
| 研究会情報 | |
| 研究会 | RECONF CPSY VLD IPSJ-SLDM |
| 開催期間 | 2008-01-16 - 2008-01-17 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2008-01-RECONF-CPSY-VLD-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAアレイを用いたスケーラブルなReconfigurable HPC |
| サブタイトル（和） | |
| タイトル（英） | Scalable RHPC(Reconfigurable HPC) by using FPGA array |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ハードウェア / Hardware |
| キーワード(2)（和/英） | ソフトウェア / Software |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | HPC / HPC |
| キーワード(5)（和/英） | シミュレーション / Simulation |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 飯島 浩晃 / Hiroaki Iijima / イイジマ ヒロアキ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Technology) |
| 第2著者 氏名（和/英/ヨミ） | 佐藤 一輝 / Kazuki Sato / サトウ カズキ |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Technology) |
| 第3著者 氏名（和/英/ヨミ） | 関根 優年 / Masatoshi Sekine / セキネ マサトシ |
| 第3著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Technology) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-01-16 13:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2007-107, CPSY2007-50, RECONF2007-53 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.414(VLD), no.416(CPSY), no.418(RECONF) |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2008-01-09 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]