| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-01-17 16:00 アプリケーションプロセッサのカーネル自動生成手法 ○日浦敏宏・小原俊逸・戸川 望・柳澤政生・大附辰夫（早大）  VLD2007-132 CPSY2007-75 RECONF2007-78 |
|
| 抄録 | （和） | 本稿ではアプリケーションプロセッサ向けハードウェア/ソフトウェア(HW/SW)協調設計システム「SPADES」におけるプロセッサのカーネル記述自動生成手法について提案する．近代の組み込みシステムの中枢を担うアプリケーションプロセッサには低コスト，低面積，高性能でかつ短期間の生産が求められている．アプリケーションプロセッサの性能をあげる主な手段として，SIMD型演算器やMAC演算器，ハードウェアループユニットやアドレッシングユニット，Yデータメモリといったハードウェアユニットを付加することがあげられ，要求に応じてこれらハードウェアユニットを付加できることが重要になる．提案手法では，プロセッサコアを構成する各々の機能を実現する部分に分割し，ハードウェアユニットに対応可能な個々の機能部分を生成させる．生成された機能部分の各記述を併合することで，プロセッサコアの記述を生成する．本手法により生成されたVHDLの平均9%ほどのXML記述で，プロセッサコアのVHDL記述をおおよそ3秒以内で生成することができた． |
| （英） | This paper proposes a processor kernel generation method for HW/SW co-design system named SPADES. SPADES is a system to synthesize processor cores specialized in application automatically. Low cost, small area, high performance and high productivity are required for application-specific processors in embedded systems.One of the effective methods to improve the processor performance is to integrate some hardware units such as SIMD functional units, MAC functional units, hardware loop unit, addressing unit, extra data memory, and it is important to select the appropriate hardware units depending on each target application. In our work, we divide the application-specific processor into some functional parts which are customized for additional hardware units, and our method generates and merges them. The description of the processor core is composed of each description of the function parts. In the experimental results, the VHDL descriptions of the processor cores can be generated in 3 seconds. | |
| キーワード | （和） | アプリケーションプロセッサ / HDL自動生成 / HW/SW協調設計 / SPADES / / / / |
| （英） | Apprication-specific Processor / HDL Generation Method / HW/SW co-design / SPADES / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 415, VLD2007-132, pp. 83-88, 2008年1月. | |
| 資料番号 | VLD2007-132 | |
| 発行日 | 2008-01-10 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-132 CPSY2007-75 RECONF2007-78 |
|
| 研究会情報 | |
| 研究会 | RECONF CPSY VLD IPSJ-SLDM |
| 開催期間 | 2008-01-16 - 2008-01-17 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2008-01-RECONF-CPSY-VLD-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | アプリケーションプロセッサのカーネル自動生成手法 |
| サブタイトル（和） | |
| タイトル（英） | A Processor Kernel Generation Method for Application Processors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | アプリケーションプロセッサ / Apprication-specific Processor |
| キーワード(2)（和/英） | HDL自動生成 / HDL Generation Method |
| キーワード(3)（和/英） | HW/SW協調設計 / HW/SW co-design |
| キーワード(4)（和/英） | SPADES / SPADES |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 日浦 敏宏 / Toshihiro Hiura / ヒウラ トシヒロ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小原 俊逸 / Shunitsu Kohara / コハラ シュンイツ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第5著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-01-17 16:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2007-132, CPSY2007-75, RECONF2007-78 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.415(VLD), no.417(CPSY), no.419(RECONF) |
| ページ範囲 | pp.83-88 |
| ページ数 | 6 |
| 発行日 | 2008-01-10 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]