講演抄録/キーワード |
講演名 |
2008-01-17 10:40
並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装 ○川原崇宏・三輪 忍・嶋田 創(京大)・森 眞一郎(福井大)・富田眞治(京大) VLD2007-122 CPSY2007-65 RECONF2007-68 |
抄録 |
(和) |
我々は並列処理可能なボリュームレンダリング・アクセラレータ『VisA』を開発している.VisAはディスプレイ用汎用インタフェースであるDVI-Dケーブルを通信路として用いた単方向リンクにより,ノード間の画像合成処理とノード内での画像生成処理を統合した細粒度パイプラインを実現している.本稿ではVisAの設計手法と予備実装による評価について述べる. |
(英) |
We are developing the parallel volume rendering accelerator VisA.VisA communicates with one-way link over DVI-D which is usualy used as a display interface, so it achieves the fine grain pipeline system which integrates both image composition between nodes and image rendering inside a node.This paper describes the design concept of VisA and its preliminary implementation. |
キーワード |
(和) |
可視化 / ボリュームレンダリング / 並列処理 / FPGA / ハードウェアアクセラレータ / / / |
(英) |
Visualization / Volume Rendering / Parallel Processing / FPGA / Hardware Accelerator / / / |
文献情報 |
信学技報, vol. 107, no. 419, RECONF2007-68, pp. 25-30, 2008年1月. |
資料番号 |
RECONF2007-68 |
発行日 |
2008-01-10 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2007-122 CPSY2007-65 RECONF2007-68 |