講演抄録/キーワード |
講演名 |
2008-01-18 09:40
算盤アーキテクチャに基づく算術演算回路 ○長澤俊介・魏 書剛(群馬大) CPM2007-137 ICD2007-148 エレソ技報アーカイブへのリンク:CPM2007-137 ICD2007-148 |
抄録 |
(和) |
算術演算回路において、桁上げ伝搬は演算時間を制限している。桁上げ伝搬段
数を減らすため、数多くの高基数加算アルゴリズムが提案されている。10進数
による計算が日常によく使われており、その演算は殆んどBCD符号の2進数表
現を用いて実現されている。本稿では、10進数の算術演算を高速に実現するた
め、算盤アーキテクチャを導入する。まず、算盤アーキテクチャで使用する算
盤数表現を定義する。次に、算盤数表現による加算アルゴリズムについて述べ、
算盤加算器の回路構成を示す。また、算盤加算を用いた算盤乗算アルゴリズム
及び回路構成を提案する。最後に、BCD符号を入出力とした演算回路を設計し、
回路評価を行うことにより、提案した算盤演算器の高速性を明らかにする。 |
(英) |
In arithmetic circuits, the carrying propagation limits the
operation speed. To shorten the length of the carrying propagation,
a lot of algorithms using hign-radix number systems have been
proposed. Calculations by the decimal number system are performed
daily, and the circuits implementation is realized by using the
binary number expression well known as BCD codes. In this paper, the
abacus architecture is introduced to achieve high speed arithmetic
circuits for the decimal number system. First we define the abacus
number representation used by the abacus architecture. Then, the
addition algorithm by the abacus number representation is described,
and the architecture of the abacus adding machine is presented. An
abacus multiplication algorithm using the abacus addition is also
proposed. Our design and expermental results show that the proposed
abacus operation machines with inputs and outputs of BCD codes are
high speed comparing to that by implementation methods based on
ordinary binary number system. |
キーワード |
(和) |
算盤アーキテクチャ / 10進加算 / 乗算 / BCD符号 / VHDL / / / |
(英) |
abacus architecture / decimal addition / multiplication / BCD code / VHDL / / / |
文献情報 |
信学技報, vol. 107, no. 426, ICD2007-148, pp. 53-58, 2008年1月. |
資料番号 |
ICD2007-148 |
発行日 |
2008-01-10 (CPM, ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPM2007-137 ICD2007-148 エレソ技報アーカイブへのリンク:CPM2007-137 ICD2007-148 |