| 講演抄録／キーワード |
| 講演名 |
2008-01-25 15:45
SFQ半精度浮動小数点加算器の設計と試作
○朴 熙中・山梨裕希・武富一博・吉川信行（横浜国大）・田中雅光・小畑幸嗣・伊藤祐喜・藤巻 朗・高木直史・高木一義（名大） |
| 抄録 |
（和） |
超伝導単一磁束量子（SFQ）論理回路は高速性、低消費電力性に優れ、ディジタル回路への応用が進められている。我々はSFQ 回路に適したアーキテクチャを持つマイクロプロセッサとして、再構成可能な大規模データパス（LSRDP）を持つマイクロプロセッサの開発を進めている。LSRDPは多数の浮動小数点演算器（FPU）とそれらを結ぶ再構成可能なネットワーク・スウィッチで構成される。このシステムの特徴は、多数のFPU同士をネットワーク・スイッチが直接結び、プログラム内に現れる繰り返し計算に合わせて任意にその構成を変えられるため、一般的にシステム性能を制限するメモリバンド幅の制約を低減できることである。
浮動小数点加算器はFPUの中でも最も出現頻度が高い演算器でありながら、もっとも複雑な回路である。我々はこの浮動小数点加算器の検討を行い、実際にSRL 2.5 kA/cm2 Nb プロセスを用いて半精度のSFQ浮動小数点加算器を設計した。この論文では、SFQ浮動小数点加算器の設計の詳細について述べる。 |
| （英） |
A new project was started to develop a large-scale reconfigurable data-path (LSRDP) based on the single-flux-quantum (SFQ) circuits, which will be a fundamental technology for future petaflops-scale computing systems. The LSRDP is composed of a large number of floating-point units (FPUs) each of which is connected by reconfigurable routing networks. In the LSRDP, reputation loops in the source program are directly mapped to the LSRDP. The main advantage of the LSRDP is the reduction of the memory wall problem in the high-performance computing system. A memory access rate is considerably reduced, because the data are directly transferred between FPUs in the LSRDP without memory accesses.
We have studied the architecture of an SFQ floating-point adder, which is a main circuit block in the SFQ LSRDP. We have designed an SFQ floating-point adder using the SRL 2.5 kA/cm2 niobium standard process. In this study, we will show the details of the design of the SFQ floating-point adder. |
| キーワード |
（和） |
SFQ論理回路 / 浮動小数点加算器 / 再構成可能な大規模データパス / シフター / 正規化回路 / / / |
| （英） |
SFQ logic circuit / Floating-point adder / large-scale reconfigurable data-path / shifter / normalizer / / / |
| 文献情報 |
信学技報, vol. 107, no. 458, SCE2007-31, pp. 35-40, 2008年1月. |
| 資料番号 |
SCE2007-31 |
| 発行日 |
2008-01-18 (SCE) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
| PDFダウンロード |
|