| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-02-08 13:00 二線式論理を用いたFPGAのソフトエラーに対するフォールトセキュア性 ○三浦健宏・難波一輝・伊藤秀男（千葉大）  DC2007-74 |
|
| 抄録 | （和） | 近年，回路の微細化，高集積化に伴いソフトエラー発生率が増加している．ソフトエラーが記憶素子に発生した場合，新しい値が書き込まれるまで誤った値が保存されるため，システムに障害を引き起こす原因となる．また，製品の開発サイクルの短期化により回路の開発期間の短期化が求められている．そのため，内部の論理を任意に設定することができ，その特徴から回路の開発期間を短期化することができる半導体デバイスであるFPGA(Field Programmable Gate Array)が注目されている．現在主流のFPGAは構成要素に多数のSRAMを用いている．SRAMにソフトエラーが発生した場合，反転した値が保存されFPGAは故障状態になる．そのため，FPGAに対するソフトエラー対策は重要であり，近年様々な研究が行われている．回路の信頼性を向上させる手法として二線式論理がある．二線式論理を用いて構成された論理回路は単一ソフトエラーに対してフォールトセキュアであるという特徴がある．しかし，FPGA上で構成された二線式論理回路のフォールトセキュア性については明らかではなかった．そこで，本論文ではFPGAに対して二線式論理を用いて回路を実装した場合のフォールトセキュア性について調査を行い，単一ソフトエラーに対するフォールトセキュア性を有することを明らかにした． |
| （英） | In recent high-density VLSIs, soft errors frequently occur. Soft errors cause improper operation of systems. Recently, rapid product development cycle is required. So, Field Programmable Gate Arrays (FPGAs) which provide instant manufacturing are widely used. Usually, FPGAs comprise SRAMs storing configuration data. If soft errors occur on the SRAMs, configuration data are improperly changed and the system configured on the FPGA goes into wrong operation. In other words, FPGAs are sensitive to soft errors. So, soft error tolerant technologies for FPGAs are important and studied by many researchers. Two-rail logic is one of well known technologies capable of tolerating soft errors. Logic circuits constructed with two-rail logic are fault secure for single soft errors. However, it has not been discussed whether two-rail logic circuits built on FPGAs are fault secure. This paper gives evidence that two-rail logic circuits on FPGAs are fault secure for single soft errors. | |
| キーワード | （和） | FPGA / 二線式論理 / フォールトセキュア / ソフトエラー / / / / |
| （英） | FPGA / Two-rail Logic / Fault Secure / Soft Error / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 482, DC2007-74, pp. 45-50, 2008年2月. | |
| 資料番号 | DC2007-74 | |
| 発行日 | 2008-02-01 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2007-74 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2008-02-08 - 2008-02-08 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2008-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 二線式論理を用いたFPGAのソフトエラーに対するフォールトセキュア性 |
| サブタイトル（和） | |
| タイトル（英） | Fault Secure Property for Soft Error on FPGA Using Two-Rail Logic |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 二線式論理 / Two-rail Logic |
| キーワード(3)（和/英） | フォールトセキュア / Fault Secure |
| キーワード(4)（和/英） | ソフトエラー / Soft Error |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 三浦 健宏 / Takehiro Miura / ミウラ タケヒロ |
| 第1著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 難波 一輝 / Kazuteru Namba / ナンバ カズテル |
| 第2著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 伊藤 秀男 / Hideo Ito / イトウ ヒデオ |
| 第3著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-02-08 13:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2007-74 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.482 |
| ページ範囲 | pp.45-50 |
| ページ数 | 6 |
| 発行日 | 2008-02-01 (DC) |
[研究会発表申込システムのトップページに戻る]