講演抄録/キーワード |
講演名 |
2008-03-05 15:20
ソフトモジュールを含むアナログフロアプラン手法の提案 ○村田健太朗・佐々木一也・董 青・李 静・中武繁寿(北九州市大) VLD2007-142 ICD2007-165 エレソ技報アーカイブへのリンク:ICD2007-165 |
抄録 |
(和) |
MOSアナログ設計では、低電圧化が進むにつれ、トランジスタサイズが増大し、トランジスタモジュールのレイアウト構成が多様化している。本稿では、離散的な形状候補をもつモジュールを扱うフロアプラン手法を提案する。具体的には、モジュール配置のシーケンス・ペア表現から矩形局所構造を抽出し、構造に含まれるモジュールのアスペクト比を等倍率で一括に変更し、チップ面積の最小化を行う。提案手法の効果は計算機実験により示す。 |
(英) |
In MOS analog design,
the transistor size is increasing as the supply voltage becomes lower, and the layout configuration of the transistor module is diversified. In this paper, we propose a novel analog floorplan technique for dealing with modules with discrete outline candidates. In our floorplan, rectangular local structures are extracted from a given sequence-pair, and the aspect ratio of every module included in the structure is changed at the same time by an equal scaling ratio for minimizing the chip area. In experiments, the results showed the advantage of our floorplan technique. |
キーワード |
(和) |
フロアプラン / ソフトモジュール / シーケンス・ペア / / / / / |
(英) |
Floorplan / Soft-Module / Sequence-Pair / / / / / |
文献情報 |
信学技報, vol. 107, no. 506, VLD2007-142, pp. 31-36, 2008年3月. |
資料番号 |
VLD2007-142 |
発行日 |
2008-02-27 (VLD, ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2007-142 ICD2007-165 エレソ技報アーカイブへのリンク:ICD2007-165 |