| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-03-06 09:15 デジタル補正を用いた高精度・低消費電力サイクリック型AD変換器の設計 ○池田徹朗・岩田 穆（広島大）  VLD2007-144 ICD2007-167 エレソ技報アーカイブへのリンク：ICD2007-167 |
|
| 抄録 | （和） | 本稿では，デジタル補正を用いた高精度・低消費電力AD変換器を提案する． 提案回路では，サイクリック型AD変換器を縦続接続することで，単位回路の動作 速度を落とし，消費電力を低減させた．また，高精度化のために，スイッチトキャパシタ回路の容 量ミスマッチをデジタル領域で補正するアルゴリズムを定 式化し，提案回路に適用した．これらの手法を用いて，0.18 $\mu$m CMOSプロ セスで，分解能16ビット，2段構成 のサイクリック型ADCを設計した． このADCは500 kS/s，消費電力20 mWで動作する． デジタル補正の効果をシミュレーションで確認した． 補正後の積分非直線性 (INL) はおよそ$\pm3$ LSBとなった． |
| （英） | This paper proposes a high-accuracy and low-power cyclic ADC using digital calibration technique. By using a cascaded cyclic ADC, we can reduce an operation speed of unit circuit and power consumption. To acieve high accuracy, new digital calibration algorithm to compensate capacitance mismatch of a switched capacitor gain stage was proposed. Utilizing the propsed ADC architecture, a 2-stage cyclic ADC with 16 bit resolution was designed using a 0.18 $\mu$m CMOS technology. The ADC opeartes at 500 kS/s sampling rate with 20 mW power dissipation. The efffects of digtal calibration was confirmed by simulation. A calibrated Integral Non Linearity (INL) was about $\pm$3 LSB of 16 bit. |
|
| キーワード | （和） | サイクリック型ADC / スイッチトキャパシタ回路 / デジタル補正 / / / / / |
| （英） | Cyclic ADC / Switched capacitor circuit / Digital calibration / / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 510, ICD2007-167, pp. 1-6, 2008年3月. | |
| 資料番号 | ICD2007-167 | |
| 発行日 | 2008-02-28 (VLD, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-144 ICD2007-167 エレソ技報アーカイブへのリンク：ICD2007-167 |
|
| 研究会情報 | |
| 研究会 | VLD ICD |
| 開催期間 | 2008-03-05 - 2008-03-07 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | TiRuRu |
| テーマ（和） | システムオンシリコン設計技術ならびにこれを活用したVLSI <オーガナイザ：張山 昌論(東北大学)> |
| テーマ（英） | System-on-silicon design techniques and related VLSs |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2008-03-VLD-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | デジタル補正を用いた高精度・低消費電力サイクリック型AD変換器の設計 |
| サブタイトル（和） | |
| タイトル（英） | A Design of High Accuracy and Low Power Cyclic ADC using Digital Calibration |
| サブタイトル（英） | |
| キーワード(1)（和/英） | サイクリック型ADC / Cyclic ADC |
| キーワード(2)（和/英） | スイッチトキャパシタ回路 / Switched capacitor circuit |
| キーワード(3)（和/英） | デジタル補正 / Digital calibration |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 池田 徹朗 / Tetsuro Ikeda / イケダ テツロウ |
| 第1著者 所属（和/英） | 広島大学 (略称： 広島大) Hiroshima University (略称： Hiroshima Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 岩田 穆 / Atsushi Iwata / イワタ アツシ |
| 第2著者 所属（和/英） | 広島大学 (略称： 広島大) Hiroshima University (略称： Hiroshima Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-03-06 09:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | VLD2007-144, ICD2007-167 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.507(VLD), no.510(ICD) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2008-02-28 (VLD, ICD) |
[研究会発表申込システムのトップページに戻る]