| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-03-14 15:25 常温接続によるシリコン貫通電極チップ三次元化技術 ○田中直敬・吉村保廣・川下道宏（日立）・植松俊英・内藤孝洋・赤沢 隆（ルネサステクノロジ）  SDM2007-277 |
|
| 抄録 | （和） | 三次元化技術の代表的アプローチの一つが、シリコン貫通電極によるチップ積層技術である。三次元化におけるチップ間の接続長は、二次元で接続した場合より格段に短く、より早い伝送スピードをより低い消費電力で達成できるようになる。しかしながら、実用化における最大の障壁は、従来のSiP技術に比較して製造コストが増大することである。そこで本研究では、シリコン貫通電極技術を採用した製品実用化を目的に、製造コストの増加を大幅に抑え、従来技術以上にプロセスを簡素化できるシリコン貫通電極によるチップ積層技術を新たに考案した。その特徴は、高温加熱が必要な従来のメタラジカルな接続概念とは異なり、金バンプの機械的なかしめ作用を利用し、常温で押すだけで積層チップ間の電気的な接続を達成するものである。本稿では、考案したアイデアの原理検証結果と、既存のマイコンとSDRAMの積層製品に対して、本技術を適用して試作した結果について述べる。 |
| （英） | One approach to 3D technology is chip stacking using through-silicon vias (TSVs). Interconnects in a 3D assembly are potentially much shorter than in a 2D configuration, allowing for faster system speed and lower power consumption. However, it is extremely important to use cost-effective process technologies in practical use. Therefore, in our study, we propose a basic concept for interconnecting stacked chips with TSVs using a cost-effective process technology. The principal feature is to use a “mechanical-caulking” technique, which has been used widely in the mechanical-engineering field, enabling 3D interconnections between stacked chips. This makes it possible to interconnect them by only applying compressive force at room temperature. This paper presents the results obtained by using mechanical-caulking connections at room temperature accomplished by manufacturing a prototype of a chip-stacked package with TSV interconnections. A 3D-SiP composed of an existing MCU, an interposer, and an SDRAM chip with TSV interconnections was also manufactured. | |
| キーワード | （和） | 貫通電極 / かしめ / 常温接続 / ドライエッチング / 三次元接続 / / / |
| （英） | Through-silicon via / Mechanical caulking / Room temperature bonding / Dry etching / 3D interconnection / / / | |
| 文献情報 | 信学技報, vol. 107, no. 549, SDM2007-277, pp. 21-26, 2008年3月. | |
| 資料番号 | SDM2007-277 | |
| 発行日 | 2008-03-07 (SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2007-277 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2008-03-14 - 2008-03-14 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 不揮発メモリと関連技術および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2008-03-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 常温接続によるシリコン貫通電極チップ三次元化技術 |
| サブタイトル（和） | |
| タイトル（英） | Through-silicon Via Interconnection for 3D Integration Using Room-temperature Bonding |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 貫通電極 / Through-silicon via |
| キーワード(2)（和/英） | かしめ / Mechanical caulking |
| キーワード(3)（和/英） | 常温接続 / Room temperature bonding |
| キーワード(4)（和/英） | ドライエッチング / Dry etching |
| キーワード(5)（和/英） | 三次元接続 / 3D interconnection |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田中 直敬 / Naotaka Tanaka / タナカ ナオタカ |
| 第1著者 所属（和/英） | 日立機械研 (略称： 日立) Hitachi (略称： Hitachi) |
| 第2著者 氏名（和/英/ヨミ） | 吉村 保廣 / Yasuhiro Yoshimura / ヨシムラ ヤスヒロ |
| 第2著者 所属（和/英） | 日立機械研 (略称： 日立) Hitachi (略称： Hitachi) |
| 第3著者 氏名（和/英/ヨミ） | 川下 道宏 / Michihiro Kawashita / カワシタ ミチヒロ |
| 第3著者 所属（和/英） | 日立機械研 (略称： 日立) Hitachi (略称： Hitachi) |
| 第4著者 氏名（和/英/ヨミ） | 植松 俊英 / Toshihide Uematsu / ウエムラ トシヒデ |
| 第4著者 所属（和/英） | ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corporation (略称： Renesas) |
| 第5著者 氏名（和/英/ヨミ） | 内藤 孝洋 / Takahiro Naitoh / ナイトウ タカヒロ |
| 第5著者 所属（和/英） | ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corporation (略称： Renesas) |
| 第6著者 氏名（和/英/ヨミ） | 赤沢 隆 / Takashi Akazawa / アカザワ タカシ |
| 第6著者 所属（和/英） | ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corporation (略称： Renesas) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-03-14 15:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2007-277 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.549 |
| ページ範囲 | pp.21-26 |
| ページ数 | 6 |
| 発行日 | 2008-03-07 (SDM) |
[研究会発表申込システムのトップページに戻る]