| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-04-18 13:55 共有書き込みトランジスタセルとリーク電流複製読み出し方式を用いた4-Mb MRAMマクロ ○根橋竜介・崎村 昇・杉林直彦・本庄弘明・齊藤信作・加藤有光・笠井直記（NEC）  ICD2008-12 |
|
| 抄録 | （和） | 我々は、面積効率が高い混載向けMRAMマクロを提案する。このマクロに導入された、2T1MTJ-MRAMセル技術に基づく共有書き込みトランジスタセルは、6T-SRAMと同程度の高速アクセスと、6T-SRAMより小さいセルサイズを可能にする。我々は、4Mb MRAMマクロを0.15μm CMOSと0.24μm MRAMプロセスを用いて設計した。本マクロのセルアレイは、64ビットのデータを記憶する81T64MTJセルアレイエレメントから構成される。面積は、2T1MTJセルと比較して30%減少できる。さらに、リーク電流複製読み出し方式を導入することで、50nsのアクセス時間を得られる見通しをSPICEシミュレーションにより得た。また、本マクロは2T1MTJ-MRAMマクロと同一のSoCに搭載できる。 |
| （英） | We propose an MRAM macro architecture for SoCs to reduce their area size. The shared write-selection transistor (SWST) architecture is based on 2T1MTJ MRAM cell technology, which enables the same fast access time as and with smaller cell area than as that of 6T SRAMs. We designed a 4Mb macro using the SWST architecture with a 0.15μm CMOS process and a 0.24μm MRAM process. The macro cell array consists of 81T64MTJ cell array elements, each storing 64bits of data. Area size is reduced by 30%, and by introducing a leakage-replication (LR) read scheme, 50ns access time is achieved with SPICE simulation. The 2T1MTJ macro and 81T64MTJ macro can be integrated into a single SoC. | |
| キーワード | （和） | MRAM / 混載メモリ / SoC / / / / / |
| （英） | MRAM / Embedded Memories / SoC / / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 6, ICD2008-12, pp. 63-68, 2008年4月. | |
| 資料番号 | ICD2008-12 | |
| 発行日 | 2008-04-10 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2008-12 |
|
| 研究会情報 | |
| 研究会 | ICD |
| 開催期間 | 2008-04-17 - 2008-04-18 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | |
| テーマ（和） | メモリ技術（DRAM、SRAM、フラッシュ、新規メモリー） |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2008-04-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | 共有書き込みトランジスタセルとリーク電流複製読み出し方式を用いた4-Mb MRAMマクロ |
| サブタイトル（和） | |
| タイトル（英） | A 4-Mb MRAM macro comprising shared write-selection transistor cells and using a leakage-replication read scheme |
| サブタイトル（英） | |
| キーワード(1)（和/英） | MRAM / MRAM |
| キーワード(2)（和/英） | 混載メモリ / Embedded Memories |
| キーワード(3)（和/英） | SoC / SoC |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 根橋 竜介 / Ryusuke Nebashi / ネバシ リュウスケ |
| 第1著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第2著者 氏名（和/英/ヨミ） | 崎村 昇 / Noboru Sakimura / サキムラ ノボル |
| 第2著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第3著者 氏名（和/英/ヨミ） | 杉林 直彦 / Tadahiko Sugibayashi / スギバヤシ タダヒコ |
| 第3著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第4著者 氏名（和/英/ヨミ） | 本庄 弘明 / Hiroaki Honjo / ホンジョウ ヒロアキ |
| 第4著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第5著者 氏名（和/英/ヨミ） | 齊藤 信作 / Shinsaku Saito / サイトウ シンサク |
| 第5著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第6著者 氏名（和/英/ヨミ） | 加藤 有光 / Yuko Kato / ユウコウ カトウ |
| 第6著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第7著者 氏名（和/英/ヨミ） | 笠井 直記 / Naoki Kasai / カサイ ナオキ |
| 第7著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-04-18 13:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2008-12 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.6 |
| ページ範囲 | pp.63-68 |
| ページ数 | 6 |
| 発行日 | 2008-04-10 (ICD) |
[研究会発表申込システムのトップページに戻る]