| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-06-12 14:25 4x4 MIMO-OFDM受信機におけるパイプライン型MMSE検出器のVLSIアーキテクチャ設計 ○吉澤真吾・宮永喜一（北大）  SIS2008-9 |
|
| 抄録 | （和） | 本報告では4x4 MIMO-OFDM受信機におけるMMSE検出器のVLSIアーキテクチャを提案する．パケット通信をベースとしたMIMO-OFDM方式ではMIMO復号においてサブキャリア毎の逆行列計算を実時間処理で行う必要があるため，相当量のスループット性能が要求される．そのためMIMO復号処理の回路はパイプライン処理で行われることが望ましい．本研究ではストラッセン方式の行列乗算及び逆行列計算を用いたパイプラン処理型MMSE検出器回路を提案する．提案回路はOFDMサブキャリア数に依存せず実時間処理でのMMSE検出処理を可能とする．また，MMSE検出回路をCMOS 90 nmプロセス上に実装し，処理遅延，回路面積，消費電力を評価したのでその結果も合わせて報告する． |
| （英） | This report presents a VLSI architecture of MMSE detection in a 4x4 MIMO-OFDM receiver. Packet-based MIMO-OFDM imposes a considerable throughput requirement on the matrix inversion because of strict timing in frame structure and subcarrier-by-subcarrier basis processing. Pipeline processing oriented algorithms are preferable to tackle this issue. We propose a pipelined MMSE detector using Strassen's algorithms of matrix inversion and multiplication. This circuit achieves real-time operation which does not depend on numbers of subcarriers. The designed circuit has been implemented to a 90-nm CMOS process and evaluated in processing latency, circuit area, and power consumption. | |
| キーワード | （和） | MIMO-OFDM / MIMOデコーダ / MMSE検出 / VLSIアーキテクチャ / / / / |
| （英） | MIMO-OFDM / MIMO Decoder / MMSE Detection / VLSI Architecture / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 85, SIS2008-9, pp. 47-52, 2008年6月. | |
| 資料番号 | SIS2008-9 | |
| 発行日 | 2008-06-05 (SIS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SIS2008-9 |
|
| 研究会情報 | |
| 研究会 | SIS |
| 開催期間 | 2008-06-12 - 2008-06-13 |
| 開催地（和） | 旭川市国際会議場第２＆第３会議室（旭川市大雪クリスタルホール内） |
| 開催地（英） | |
| テーマ（和） | スマートパーソナルシステム，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | SIS |
| 会議コード | 2008-06-SIS |
| 本文の言語 | 日本語 |
| タイトル（和） | 4x4 MIMO-OFDM受信機におけるパイプライン型MMSE検出器のVLSIアーキテクチャ設計 |
| サブタイトル（和） | |
| タイトル（英） | VLSI Architecture of a Pipelined MMSE Detector in a 4x4 MIMO-OFDM Receiver |
| サブタイトル（英） | |
| キーワード(1)（和/英） | MIMO-OFDM / MIMO-OFDM |
| キーワード(2)（和/英） | MIMOデコーダ / MIMO Decoder |
| キーワード(3)（和/英） | MMSE検出 / MMSE Detection |
| キーワード(4)（和/英） | VLSIアーキテクチャ / VLSI Architecture |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉澤 真吾 / Shingo Yoshizawa / |
| 第1著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 宮永 喜一 / Yoshikazu Miyanaga / |
| 第2著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-06-12 14:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SIS |
| 資料番号 | SIS2008-9 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.85 |
| ページ範囲 | pp.47-52 |
| ページ数 | 6 |
| 発行日 | 2008-06-05 (SIS) |
[研究会発表申込システムのトップページに戻る]