| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-06-27 09:00 簡易高位合成を用いたカスタマイズ可能なハードウェア/ソフトウェア分割評価手法 ○張 重陽（早大）・磯村俊郎・鈴木 優（トヨタ自動車）・木村晋二（早大）  CAS2008-19 VLD2008-32 SIP2008-53 |
|
| 抄録 | （和） | ハードウェア/ソフトウェア協調設計においては、ソフトウェア言語で記述された全体の機能から、各機能モジュールのハードウェア/ソフトウェアへの割当（分割）を行い、全体のシステムの性能や必要とするリソース量を評価する。ハードウェア/ソフトウェアへ分割した後のシステムの全体性能および使用したリソースの量を性格に評価するには、ソフトウェアのコンパイルと同時にハードウェアの高位合成、論理合成、レイアウトを行い、実データを用いたコシミュレーションを行う必要があるが、コンパイルやハードウェアの合成および精度の高いコシミュレーションには多大な時間を要するので、協調設計の初期の段階ではより簡略化された分割評価手法が必要とされている。本稿では、分割後の評価の精度をあげるために、簡易的な高位合成を用いるとともに、ハードウェアの資源量などをカスタマイズできるようにした分割評価手法について述べる。パラメータのチューニングにより、種々の応用および種々の実現対象に対して分割後の評価精度を実際に近づけることが可能となった。 |
| （英） | In hardware/software codesign, the functional description of an information system is optimized as a mixture of software modules and hardware modules. The partitioning of hardware/software modules is the crucial step of the optimization. To evaluate the precise execution time and the precise amount of resources, we need to decide the processor and compile the software modules for the processor and we also need to do the high-level synthesis, logic synthesis and layout for hardware modules. After these steps we can do the co-simulation of the system using the practical data. The compilation/synthesis steps and the co-simulation steps are time-consuming and so we would like to estimate the partitioning more easily at the initial phase of the co-design. In this report, we show a customizable hardware/software partitioning evaluation method using a simple high-level synthesis system. After generating the sequence of operations using the high-level synthesis system, we count the number of clocks and the amount of resources. The number of clocks and the amount of resources for each operation is specified by a customizable table and we can measure the total clocks and resources using the evaluation method. By adjusting the values of the parameters, this method can evaluate the system performance precisely with small amount of time. | |
| キーワード | （和） | ハードウェア／ソフトウェア協調設計 / 簡易高位合成 / 分割評価 / パラメータ / カスタマイズ / / / |
| （英） | Hardware/Software Co-design / Simplified High-level Synthesis Environment / Parameterized evaluation of clocks and resources / / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 107, VLD2008-32, pp. 1-6, 2008年6月. | |
| 資料番号 | VLD2008-32 | |
| 発行日 | 2008-06-20 (CAS, VLD, SIP) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2008-19 VLD2008-32 SIP2008-53 |
|
| 研究会情報 | |
| 研究会 | VLD CAS SIP |
| 開催期間 | 2008-06-26 - 2008-06-27 |
| 開催地（和） | 北海道大学 高等教育機能開発センター |
| 開催地（英） | Hokkaido Univ. |
| テーマ（和） | 信号処理、LSI、及び一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2008-06-VLD-CAS-SIP |
| 本文の言語 | 日本語 |
| タイトル（和） | 簡易高位合成を用いたカスタマイズ可能なハードウェア/ソフトウェア分割評価手法 |
| サブタイトル（和） | |
| タイトル（英） | Customizable Hardware/Software Evaluation Method Using Simple High-level Synthesis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ハードウェア／ソフトウェア協調設計 / Hardware/Software Co-design |
| キーワード(2)（和/英） | 簡易高位合成 / Simplified High-level Synthesis Environment |
| キーワード(3)（和/英） | 分割評価 / Parameterized evaluation of clocks and resources |
| キーワード(4)（和/英） | パラメータ / |
| キーワード(5)（和/英） | カスタマイズ / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 張 重陽 / Chongyang Zhang / チョウ チョウヨウ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 磯村 俊郎 / Toshiro Isomura / イソムラ トシロウ |
| 第2著者 所属（和/英） | トヨタ自動車株式会社 (略称： トヨタ自動車) Toyota Motor Corporation (略称： Toyota Motor Corp.) |
| 第3著者 氏名（和/英/ヨミ） | 鈴木 優 / Yu Suzuki / スズキ ユウ |
| 第3著者 所属（和/英） | トヨタ自動車株式会社 (略称： トヨタ自動車) Toyota Motor Corporation (略称： Toyota Motor Corp.) |
| 第4著者 氏名（和/英/ヨミ） | 木村 晋二 / Shinji Kimura / |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-06-27 09:00:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | CAS2008-19, VLD2008-32, SIP2008-53 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.105(CAS), no.107(VLD), no.109(SIP) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2008-06-20 (CAS, VLD, SIP) |
[研究会発表申込システムのトップページに戻る]