| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-09-29 16:40 ビットレベル式変形によるセレクタ帰着型バタフライ演算器の設計と評価 ○名村 健・戸川 望・柳澤政生・大附辰夫（早大）・外村元伸（大日本印刷）  VLD2008-52 |
|
| 抄録 | （和） | セレクタ論理に帰着させた演算回路は，高速演算回路設計の一手法として提案されている． 本稿では，FFTの高性能な要求に対して，バタフライ演算式をビットレベル式変形することで桁上げ伝播処理を削減したセレクタ帰着型バタフライ演算構成を提案する． 評価実験を行った結果，提案したバタフライ演算回路は，算術演算子を用いて設計した従来の演算構成と比較して，面積制約を与えた設計において37.1%から49.8%高速化することができることを確認した． |
| （英） | An arithmetic circuit using selector logic has been proposed, as a high computational approach for processing. In this paper, we propose a radix-2 butterfly circuit architecture using selector logic by bit-level taransformation for high computational requirement of FFT. Our butterfly circuit reduces carry propagations, compared to conventional butterfly circuits. Experimental results show that our proposed butterfly circuit improves the performance by 37.1% to 49.8% with no area overhead, compared to conventional butterfly circuits under area constraint design. |
|
| キーワード | （和） | セレクタ論理 / ビットレベル式変形 / バタフライ演算 / FFT / / / / |
| （英） | selector logic / bit-level transformation / butterfly circuit / FFT / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 224, VLD2008-52, pp. 31-36, 2008年9月. | |
| 資料番号 | VLD2008-52 | |
| 発行日 | 2008-09-22 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-52 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2008-09-29 - 2008-09-30 |
| 開催地（和） | 金沢商工会議所会館 |
| 開催地（英） | |
| テーマ（和） | 物理設計および一般 |
| テーマ（英） | Physical Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2008-09-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | ビットレベル式変形によるセレクタ帰着型バタフライ演算器の設計と評価 |
| サブタイトル（和） | |
| タイトル（英） | Design and Evalution of a Butterfly Circuit Using Selector Logic by Bit-Level Transformation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | セレクタ論理 / selector logic |
| キーワード(2)（和/英） | ビットレベル式変形 / bit-level transformation |
| キーワード(3)（和/英） | バタフライ演算 / butterfly circuit |
| キーワード(4)（和/英） | FFT / FFT |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 名村 健 / Takeshi Namura / ナムラ タケシ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 外村 元伸 / Motonobu Tonomura / |
| 第5著者 所属（和/英） | 大日本印刷株式会社 (略称： 大日本印刷) Dai Nippon Printing Corporation (略称： Dai Nippon Print) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-09-29 16:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2008-52 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.224 |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2008-09-22 (VLD) |
[研究会発表申込システムのトップページに戻る]