| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-09-29 16:15 レジスタクラスタリングによる耐遅延変動データパス合成 ○井上恵介・金子峰雄・岩垣 剛（北陸先端大）  VLD2008-51 |
|
| 抄録 | （和） | 遅延変動に耐性を有するデータパスのクラスとして構造的遅延変動耐性が提案されている．このクラスに基づくレジスタ割り当ては，データの生存期間に重なりがないことだけをレジスタ共有条件とする従来手法と比べてレジスタ数が増大する傾向がある．そこで，近接配置することで信号到着時刻の相対的なばらつきが十分に小さいと見なすことができる少数レジスタの集まり(これをクラスタと呼ぶ)を導入し，レジスタ数増大の低減を図る．本稿では，この問題をデータパス合成におけるレジスタおよびレジスタクラスタリングの同時割り当て問題として定式化する．クラスタサイズ (一つのクラスタに属することができる最大レジスタ数) が1である場合とクラスタサイズがデータの生存期間の最大重なり幅以上である場合，レジスタ数を最小化する問題は多項式時間で解くことができ，クラスタサイズがそれ以外の大きさの場合に，NP困難であることを示す．また，ILP解法のためのILP記述を導出する． |
| （英） | Recently, a novel delay variation-tolerant datapath class named structural robustness against delay variation (SRV) has been proposed by the authors. Its major drawback is the increase in the number of registers, which causes area overhead and extra power consumption. Therefore we have to minimize the number of registers. In this paper, we introduce the concept ``cluster'' (a subset of registers). Registers in a cluster are to be closely placed, and the relative difference of the arrival time of the control signals for registers in a cluster is assumed to be negligibly small. The number of registers which is needed for SRV-based register assignment can be decreased by this clustering technique. We formulate the simultaneous register assignment and clustering problem in datapath synthesis. If the available cluster size is equal to 1, the problem is reduced to the original SRV-based register assignment, and if the cluster size is more than or equal to the maximum number of data-lifetime overlaps, the problem is reduced to the conventional register assignment. Both of the problems can be solved in a polynomial time. In general, the problem is NP-hard, and we derive an integer linear programming (ILP) formulation. |
|
| キーワード | （和） | レジスタクラスタリング / データパス合成 / レジスタ割り当て / 遅延ばらつき / / / / |
| （英） | Register clustering / datapath synthesis / register assignment / delay variation / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 224, VLD2008-51, pp. 25-30, 2008年9月. | |
| 資料番号 | VLD2008-51 | |
| 発行日 | 2008-09-22 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-51 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2008-09-29 - 2008-09-30 |
| 開催地（和） | 金沢商工会議所会館 |
| 開催地（英） | |
| テーマ（和） | 物理設計および一般 |
| テーマ（英） | Physical Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2008-09-VLD |
| 本文の言語 | 英語（日本語タイトルあり） |
| タイトル（和） | レジスタクラスタリングによる耐遅延変動データパス合成 |
| サブタイトル（和） | |
| タイトル（英） | Delay Variation-Aware Datapath Synthesis Based on Register Clustering |
| サブタイトル（英） | |
| キーワード(1)（和/英） | レジスタクラスタリング / Register clustering |
| キーワード(2)（和/英） | データパス合成 / datapath synthesis |
| キーワード(3)（和/英） | レジスタ割り当て / register assignment |
| キーワード(4)（和/英） | 遅延ばらつき / delay variation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 井上 恵介 / Keisuke Inoue / イノウエ ケイスケ |
| 第1著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 第2著者 氏名（和/英/ヨミ） | 金子 峰雄 / Mineo Kaneko / カネコ ミネオ |
| 第2著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 第3著者 氏名（和/英/ヨミ） | 岩垣 剛 / Tsuyoshi Iwagaki / イワガキ ツヨシ |
| 第3著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-09-29 16:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2008-51 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.224 |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2008-09-22 (VLD) |
[研究会発表申込システムのトップページに戻る]