| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-10-20 13:55 An implementation of a fault-tolerant 2D systolic array on an FPGA and its evaluation ○Tadayoshi Horita（Polytechnic Univ.）・Itsuo Takanami（Ichinoseki National College of Tech. in former times）  DC2008-23 |
|
| 抄録 | （和） | (まだ登録されていません) |
| （英） | A fault-tolerant self-reconfigurable 2D systolic array to calculate matrix multiplications is implemented on an FPGA. The array uses a 1.5-track switching network for reconfiguration. The array implemented is compared with the corresponding non-redundant case by simulations for concrete examples, in terms of hardware size, total array reliability considering not only faults of processing elements but also faults in the switching networks, fabrication-time cost and computation time. Then it is shown that the fault-tolerant array is better than the the corresponding non-redundant one, in terms of fabrication-time cost and the total array reliability, even if faults of switching networks are not negligible, by giving the concrete data. This must be useful for designing fault-tolerant 2D arrays. |
|
| キーワード | （和） | / / / / / / / |
| （英） | systolic array / 1.5-track switches / FPGA / run-time fault-tolerance / self-reconfiguration / / / | |
| 文献情報 | 信学技報, vol. 108, no. 248, DC2008-23, pp. 7-12, 2008年10月. | |
| 資料番号 | DC2008-23 | |
| 発行日 | 2008-10-13 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2008-23 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2008-10-20 - 2008-10-20 |
| 開催地（和） | 学術総合センター |
| 開催地（英） | National Center of Sciences |
| テーマ（和） | ネットワーク環境でのディペンダビリティ |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2008-10-DC |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | An implementation of a fault-tolerant 2D systolic array on an FPGA and its evaluation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / systolic array |
| キーワード(2)（和/英） | / 1.5-track switches |
| キーワード(3)（和/英） | / FPGA |
| キーワード(4)（和/英） | / run-time fault-tolerance |
| キーワード(5)（和/英） | / self-reconfiguration |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 堀田 忠義 / Tadayoshi Horita / ホリタ タダヨシ |
| 第1著者 所属（和/英） | 職業能力開発総合大学校 (略称： 職能開発大) Polytechnic University (略称： Polytechnic Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 高浪 五男 / Itsuo Takanami / タカナミ イツオ |
| 第2著者 所属（和/英） | 元一関工業高等専門学校 (略称： 元一関高専) Ichinoseki National College of Technology in former times (略称： Ichinoseki National College of Tech. in former times) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-10-20 13:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2008-23 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.248 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2008-10-13 (DC) |
[研究会発表申込システムのトップページに戻る]