| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-10-23 14:10 ［招待講演］微細デバイスを用いた低電圧・高精度ADC回路技術の課題と技術動向 ○後藤邦彦（富士通研）  ICD2008-76 |
|
| 抄録 | （和） | デジタルAVシステムやワイヤレス通信の急成長に伴い、高速(≧30MSps)・高精度(≧10bit)・低電力のAD変換器（ADC)が益々重要になる。システムの小型化や低価格に対応する為に、微細化CMOSプロセス(≦130nm)を使用してアナログ回路とデジタル回路をワンチップに搭載したSOC(system on a chip)が強く求められる。 微細化CMOSプロセスでは、低電圧化(≦1.2V）が必須になる。デジタル回路では低電圧化の恩恵は大きいが、アナログ回路では信号振幅が減少する為に高精度・低電力・小面積化が困難となり、低電圧化アナログ設計技術が益々重要になる。本文では、最近のADC開発動向、低電圧化時のアナログ回路技術課題とその対応例について、高速・高精度として広く使用されているパイプラインADCを主体に議論を行う。 最初に、学会発表レベルでのADC開発動向の状況分析と、プロセス微細化時のアナログ回路設計の課題について議論する。 二番目に、パイプラインADCの基本動作の説明と、パイプラインADCを低電圧する場合の課題についてまとめている。即ち、パイプラインADCの低電圧化で問題となるのは、オペアンプの性能悪化(出力範囲とゲイン)で有り、信号振幅が電源低下以上に減少する事で有る。信号振幅が減少しても精度を確保する為には、ノイズ（熱雑音ｋT/C）低減の為にサンプリング容量自体が大きくなり、結果として微細プロセスを使用して低電圧化しても消費電力と面積が逆に大きくなるという問題が生じる。 最後の章では、このオペアンプ起因の低電圧化問題を改善する最新技術を紹介し、その特徴と残課題について議論を行う。 |
| （英） | The demand for high-speed (≧30 MS/s), high-resolution (≧10 bit) and low-power operation analog-to-digital converters (ADC) is increasing because of the rapid growth in digital consumer applications (e.g., DTV and DSC) and wireless communications. Recently, the hardware in these applications has been developed with system on a chip (SoC) devices that incorporate deep sub-micron CMOS processes. Furthermore, an accurate operation at a low supply (under 1.2 V) is also required of these devices. But. it is a challenging task to design a high-accuracy and low-power ADC to operate under 1.2-V supply, because of the reduction of the input signal range. In the case of a low input signal range, the sampling capacitor value and the analog current of the op-amp used in the ADC must be increased because the thermal noise (kT/C) must be reduced to correspond with the scaling-down of the input signal power. This means that the analog power consumption and die size of the ADC increases in spite of using a low supply voltage and a deep sub-micron CMOS process. This paper describes analog design issues using a low voltage supply and a deep sub-micron process for a pipelined ADC, and introduces some new approaches on solving these problems with the pipelined ADC. |
|
| キーワード | （和） | 微細化CMOSプロセス / pipeline ADC / amplifier / 低電圧 / 低雑音 / 低消費電力 / 低コスト / |
| （英） | sub-micron CMOS process / pipeline ADC / amplifier / low-voltage / low-noise / low-power / low-cost / | |
| 文献情報 | 信学技報, vol. 108, pp. 101-106, 2008年10月. | |
| 資料番号 | ||
| 発行日 | 2008-10-15 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2008-76 |
|
| 研究会情報 | |
| 研究会 | ICD ITE-IST |
| 開催期間 | 2008-10-22 - 2008-10-24 |
| 開催地（和） | 北海道大学 情報教育館3F |
| 開催地（英） | Hokkaido University |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ITE-IST |
| 会議コード | 2008-10-ICD-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | 微細デバイスを用いた低電圧・高精度ADC回路技術の課題と技術動向 |
| サブタイトル（和） | |
| タイトル（英） | Analog design isuues of high-resolution and low-power ADCs using a low voltage supply and sub-micron proceses |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 微細化CMOSプロセス / sub-micron CMOS process |
| キーワード(2)（和/英） | pipeline ADC / pipeline ADC |
| キーワード(3)（和/英） | amplifier / amplifier |
| キーワード(4)（和/英） | 低電圧 / low-voltage |
| キーワード(5)（和/英） | 低雑音 / low-noise |
| キーワード(6)（和/英） | 低消費電力 / low-power |
| キーワード(7)（和/英） | 低コスト / low-cost |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 後藤 邦彦 / Kunihiko Gotoh / ゴトウ クニヒコ |
| 第1著者 所属（和/英） | 株式会社 富士通研究所 (略称： 富士通研) FUJITSU LABORATORIES LIMITED (略称： FUJITSU LABORATORIES LTD.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-10-23 14:10:00 |
| 発表時間 | 50分 |
| 申込先研究会 | ITE-IST |
| 資料番号 | ICD2008-76 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.253 |
| ページ範囲 | pp.101-106 |
| ページ数 | 6 |
| 発行日 | 2008-10-15 (ICD) |
[研究会発表申込システムのトップページに戻る]