講演抄録/キーワード |
講演名 |
2008-10-31 11:15
[特別招待講演]ハイパフォーマンスコンピューティングを目指したMPLDアーキテクチャの提案 ○弘中哲夫・平川直樹(広島市大)・吉原理記(広島市大/ルネサステクノロジ)・谷川一哉(広島市大)・佐藤正幸(太陽誘電) CPSY2008-31 |
抄録 |
(和) |
近年では高性能FPGAの登場により科学技術計算等を対象にしたHPC (High Performance Computing)の分野において研究が盛んである.HPCでは,近年のCPUの高速な動作周波数に対しFPGAのコンフィギュレーション速度はかなり遅いため,CPUの処理時間とFPGAのコンフィギュレーション時間の差により深刻なオーバーヘッドが生じるという問題がある.また,一般に演算とメモリが外部I/Oにより分断されており,FPGAの高い並列性を生かすのが難しいという問題がある.そこで,通常のメモリへの書き込み動作と同じ手法で高速にコンフィギュレーション行うことで高速な部分再構成ができるだけでなく,演算結果を外部I/Oを経由せずにFPGAがメモリにアクセスできるFPGAの可能性について紹介する. |
(英) |
As the practical use of high performance FPGA increases, research on using FPGAs in the field of HPC (High Performance Computing) for scientific calculation is recently increasing. In contrast to the high-speed operation frequency of CPU, the configuration speed of FPGA is quite slow, which cause a serious overhead by the difference of CPU processing time and FPGA configuration time on HPC. Also in general, arithmetic operations in the FPGA and data in memory are separated by external I/Os which arises overhead for executing highly parallel operation in the FPGA.
To avoid the overheads, we present a FPGA which can be partially reconfigured by the same action used for writing data in a memory, and also present the possibility for an FPGA for accessing memory without using external I/Os for reading and writing results of arithmetic operation done in the FPGA. |
キーワード |
(和) |
FPGAアーキテクチャ / コンフィギュレーション / 部分再構成 / / / / / |
(英) |
FPGA architecture / configuration / partial configuration / / / / / |
文献情報 |
信学技報, vol. 108, no. 273, CPSY2008-31, pp. 13-18, 2008年10月. |
資料番号 |
CPSY2008-31 |
発行日 |
2008-10-24 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2008-31 |