| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-11-17 15:50 高効率列処理演算器によるマルチレート対応高スループットイレギュラーLDPC復号器の実装と評価 ○長島諒侑・今井優太・戸川 望・柳澤政生・大附辰夫（早大）  VLD2008-66 DC2008-34 |
|
| 抄録 | （和） | 近年携帯電話や無線LANといった無線端末が普及し放送もデジタル化するなど，無線通信の利用が急激に加速している．通信環境の変動しやすい無線端末において，高い通信品質を保つことが大きな課題となっている．LDPC(Low Density Parity Check)符号は高い誤り訂正能力を持つため次世代の誤り訂正符号として注目され，IEEE802.11nで規格化されている．本稿では，IEEE802.11nの規格に準拠したイレギュラーな検査行列の復号が可能な復号器を提案する．提案する復号器は列処理演算の並列性に着目することで符号化率や符号長が変化しても加算回路を共有し演算器の使用率を向上させる．並列性に行方向と列方向があり，既存研究では行方向の並列性を持たせていないことから，提案復号器では行方向，列方向ともに並列性を持たせることで高スループット化を実現する．さらに高符号化率になるにつれて列処理演算器の演算並列度を向上させることができるとともに，短い符号長でも演算器の使用率の低下を抑えることで従来手法よりも高いスループットを実現できる．提案手法により，既存研究に対して12.5%の面積減少と81%のスループット向上を確認した． |
| （英） | Low Density Parity Check (LDPC) code is expected to be an error correcting code for next generation networks since it shows high error correcting performance and is incorporated in IEEE802.11n the next standard of wireless network. In this paper, we propose a multi-rate compatible irregular LDPC decoder enhancing column operation parallelism. Focusing on column-wise parallelism of column operations, uplift usage rate of operational unit and throughput by calculating all inputs simultaneously. The decoder achieves 12% savings in area and 81 % increase in throughput compared to recent architectures. |
|
| キーワード | （和） | LDPC復号器 / イレギュラー / マルチレート / 列処理演算 / / / / |
| （英） | LDPC decoder / Irregular / Multi-Rate / column operation / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 298, VLD2008-66, pp. 37-42, 2008年11月. | |
| 資料番号 | VLD2008-66 | |
| 発行日 | 2008-11-10 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-66 DC2008-34 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2008-11-17 - 2008-11-19 |
| 開催地（和） | 北九州学術研究都市 |
| 開催地（英） | Kitakyushu Science and Research Park |
| テーマ（和） | デザインガイア2008 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2008 ―New field of VLSI design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2008-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 高効率列処理演算器によるマルチレート対応高スループットイレギュラーLDPC復号器の実装と評価 |
| サブタイトル（和） | |
| タイトル（英） | Multi-Rate Compatible High Throughput Irregular LDPC Decoder Based on High-Efficiency Column Operation Unit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | LDPC復号器 / LDPC decoder |
| キーワード(2)（和/英） | イレギュラー / Irregular |
| キーワード(3)（和/英） | マルチレート / Multi-Rate |
| キーワード(4)（和/英） | 列処理演算 / column operation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 長島 諒侑 / Akiyuki Nagashima / ナガシマ アキユキ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 今井 優太 / Yuta Imai / イマイ ユウタ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第5著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-11-17 15:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2008-66, DC2008-34 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.298(VLD), no.299(DC) |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2008-11-10 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]