| 講演抄録／キーワード |
| 講演名 |
2008-11-17 16:05
タイミングエラーの予報を目的とするカナリアFFの挿入位置限定
○國武勇次（九大）・佐藤寿倫（福岡大/九大/JST）・山口誠一郎（九大）・安浦寛人（九大/JST） エレソ技報アーカイブはこちら |
| 抄録 |
（和） |
半導体製造技術の進展に伴い，プロセスばらつき，電源電圧のゆらぎや温度変化などが回路遅延に与える影響が増加している．我々はこれらの回路遅延の変化により発生するタイミングエラーを予報する機構としてカナリアFFを提案している．カナリアFFは通常のFFを二重化する構造をもつため，適用するにあたって面積の増加が問題となる．本論文では，面積増加を抑制するためにカナリアFFの挿入位置の限定方法を提案しその評価を行う． |
| （英） |
The deep submicron semiconductor technologies increase parameter ariations. The increase in parameter variations requires excessive design margin that has serious impact on performance and power consumption. In order to eliminate the excessive design margin, we are investigating canary logic. The canary logic requires additional circuits consisting of a Flip-Flop (FF) and a comparator. Thus, the canary logic suffers large area overhead.
In order to reduce the area overhead, this paper proposes an insertion oint selection strategy of canary FF and evaluates it. |
| キーワード |
（和） |
ばらつき / 動的電圧制御 / 信頼性 / クリティカルパス / 最悪ケース指向設計 / / / |
| （英） |
variation / Dynamic Voltage Scaling / reliability / critical path / worst-case design / / / |
| 文献情報 |
信学技報, vol. 108, pp. 85-89, 2008年11月. |
| 資料番号 |
|
| 発行日 |
2008-11-10 (VLD, DC) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
| PDFダウンロード |
|