| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-11-17 13:25 暗号回路における動的に構造変化するセキュアスキャンアーキテクチャ ○跡部浩士・奈良竜太・史 又華・戸川 望・柳澤政生・大附辰夫（早大）  VLD2008-69 DC2008-37 |
|
| 抄録 | （和） | スキャンテストはスキャンチェインを用いた手法で一般的かつ強力なテスト手法である．しかし，スキャンチェインは外部から回路内部の情報を取得できるため，暗号回路においては有効な攻撃手段となりえる．本稿ではスキャンベース攻撃に対するセキュアスキャンアーキテクチャを提案する．スキャンチェイン内のランダムな場所にインバータを挿入し，スキャンチェインの構造を複雑にする防御手法が提案されているが，回路設計時にインバータを挿入する場所が固定されてしまうため，その特徴を利用し攻撃される可能性がある．したがって，設計した後にもスキャンチェインの構造を動的に変化させる必要があると考えられる．我々はラッチを用いて過去のFFの状態を利用することで次のスキャンFFへの出力を変化させる状態依存スキャンFF(SDSFF)を提案する．このスキャンFF を用いることでスキャンチェインの構造を動的に変化させることが可能であり，コントローラを必要としないため面積オーバーヘッドも少ない．AES暗号回路に提案手法を実装し，評価を行った． |
| （英） | Scan test is a powerful and popular test technique because it can control and observe the internal states of the circuit under test. However, scan chains would be used to discover the internals of crypto hardware, which presents a significant security risk of information leakage. An interesting design-for-test technique by inserting inverters into the internal scan chains to complicate the scan structure has been recently presented. Unfortunately, it still carries the potential of being attacked through statistical analysis of the information scanned out from chips. Therefore, in this paper we propose secure scan architecture, called dynamic variable secure scan, against scan-based side channel attack. The modified scan flip-flops are state-dependent, which could cause the output of each SDSFF to be inverted or not so as to make it more difficult to discover the internal scan architecture. We made an analysis on an AES implementation to show the effectiveness of the proposed method and discussed how our approach is resistant to scan-based side channel attack. | |
| キーワード | （和） | スキャンベース攻撃 / セキュアスキャンアーキテクチャ / スキャンチェイン / AES暗号 / / / / |
| （英） | Scan-based attack / Secure scan architecture / Scan chain / AES / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 298, VLD2008-69, pp. 55-59, 2008年11月. | |
| 資料番号 | VLD2008-69 | |
| 発行日 | 2008-11-10 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-69 DC2008-37 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2008-11-17 - 2008-11-19 |
| 開催地（和） | 北九州学術研究都市 |
| 開催地（英） | Kitakyushu Science and Research Park |
| テーマ（和） | デザインガイア2008 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2008 ―New field of VLSI design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2008-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 暗号回路における動的に構造変化するセキュアスキャンアーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | Dynamically Variable Secure Scan Architecture against Scan-based Side Channel Attack on Cryptography LSIs |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スキャンベース攻撃 / Scan-based attack |
| キーワード(2)（和/英） | セキュアスキャンアーキテクチャ / Secure scan architecture |
| キーワード(3)（和/英） | スキャンチェイン / Scan chain |
| キーワード(4)（和/英） | AES暗号 / AES |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 跡部 浩士 / Hiroshi Atobe / アトベ ヒロシ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 奈良 竜太 / Ryuta Nara / ナラ リュウタ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 史 又華 / Youhua Shi / シ ヨウハ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第5著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第6著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-11-17 13:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2008-69, DC2008-37 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.298(VLD), no.299(DC) |
| ページ範囲 | pp.55-59 |
| ページ数 | 5 |
| 発行日 | 2008-11-10 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]