講演抄録/キーワード |
講演名 |
2008-11-18 10:30
組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法 ○東條信明・戸川 望・柳澤政夫・大附辰夫(早大) VLD2008-76 DC2008-44 |
抄録 |
(和) |
本稿では複数の2階層キャッシュ構成およびスクラッチパッドメモリを含めたメモリ構成のシミュレーション手法を提案する.
本手法は,アプリケーションソースコードを入力とし,メインメモリ,スクラッチパッドメモリ,L1,L2キャッシュからなるメモリ階層を,キャッシュの性質を利用した手法を導入することで正確かつ高速にシミュレーションし,各構成のキャッシュヒット数およびキャッシュミス数を求めることを目的としている.
また,評価のために総メモリアクセス時間あるいは総メモリ消費エネルギーが最小となるようにSPM・キャッシュ構成を最適化するシステムを実装し,その有効性について確認した. |
(英) |
In an embedded system where a single application or a class of applications are repeatedly executed on a processor, its memory configuration can be customized such that an optimal one is achieved.
We can have an optimal two-level cache and scratch pad memory configuration which minimizes overall memory access time or energy consumption by varying the seven parameters: the number of sets of an L1/L2 cache, a line size of an L1/L2 cache, an associativity of an L1/L2 cache, and a size of a scratch pad memory.
In this paper, we propose two-level cache and scratch pad memory design space exploration algorithms: CRCB-T and CRCB-S.
Our proposed approach totally runs a maximum of 3172.94 faster compared to the conventional exhaustive approach. |
キーワード |
(和) |
キャッシュ / 2階層キャッシュ / スクラッチパッドメモリ / キャッシュシミュレーション / キャッシュ最適化 / 組み込みシステム / / |
(英) |
cache / two-level cache / scratch pad memory / cache simulation / cache optimization / embedded system / / |
文献情報 |
信学技報, vol. 108, no. 298, VLD2008-76, pp. 97-102, 2008年11月. |
資料番号 |
VLD2008-76 |
発行日 |
2008-11-10 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2008-76 DC2008-44 |