| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-11-18 10:30 組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法 ○東條信明・戸川 望・柳澤政夫・大附辰夫（早大）  VLD2008-76 DC2008-44 |
|
| 抄録 | （和） | 本稿では複数の2階層キャッシュ構成およびスクラッチパッドメモリを含めたメモリ構成のシミュレーション手法を提案する． 本手法は，アプリケーションソースコードを入力とし，メインメモリ，スクラッチパッドメモリ，L1，L2キャッシュからなるメモリ階層を，キャッシュの性質を利用した手法を導入することで正確かつ高速にシミュレーションし，各構成のキャッシュヒット数およびキャッシュミス数を求めることを目的としている． また，評価のために総メモリアクセス時間あるいは総メモリ消費エネルギーが最小となるようにSPM・キャッシュ構成を最適化するシステムを実装し，その有効性について確認した． |
| （英） | In an embedded system where a single application or a class of applications are repeatedly executed on a processor, its memory configuration can be customized such that an optimal one is achieved. We can have an optimal two-level cache and scratch pad memory configuration which minimizes overall memory access time or energy consumption by varying the seven parameters: the number of sets of an L1/L2 cache, a line size of an L1/L2 cache, an associativity of an L1/L2 cache, and a size of a scratch pad memory. In this paper, we propose two-level cache and scratch pad memory design space exploration algorithms: CRCB-T and CRCB-S. Our proposed approach totally runs a maximum of 3172.94 faster compared to the conventional exhaustive approach. |
|
| キーワード | （和） | キャッシュ / 2階層キャッシュ / スクラッチパッドメモリ / キャッシュシミュレーション / キャッシュ最適化 / 組み込みシステム / / |
| （英） | cache / two-level cache / scratch pad memory / cache simulation / cache optimization / embedded system / / | |
| 文献情報 | 信学技報, vol. 108, no. 298, VLD2008-76, pp. 97-102, 2008年11月. | |
| 資料番号 | VLD2008-76 | |
| 発行日 | 2008-11-10 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-76 DC2008-44 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2008-11-17 - 2008-11-19 |
| 開催地（和） | 北九州学術研究都市 |
| 開催地（英） | Kitakyushu Science and Research Park |
| テーマ（和） | デザインガイア2008 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2008 ―New field of VLSI design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2008-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法 |
| サブタイトル（和） | |
| タイトル（英） | A Two-level Cache and Scratch Pad Memory Simulation for Embedded Systems |
| サブタイトル（英） | |
| キーワード(1)（和/英） | キャッシュ / cache |
| キーワード(2)（和/英） | 2階層キャッシュ / two-level cache |
| キーワード(3)（和/英） | スクラッチパッドメモリ / scratch pad memory |
| キーワード(4)（和/英） | キャッシュシミュレーション / cache simulation |
| キーワード(5)（和/英） | キャッシュ最適化 / cache optimization |
| キーワード(6)（和/英） | 組み込みシステム / embedded system |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 東條 信明 / Nobuaki Tojo / トウジョウ ノブアキ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 柳澤 政夫 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-11-18 10:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2008-76, DC2008-44 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.298(VLD), no.299(DC) |
| ページ範囲 | pp.97-102 |
| ページ数 | 6 |
| 発行日 | 2008-11-10 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]