| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-12-18 13:15 ［特別招待講演］3wayから9Nwayに至る最近のVLIW研究紹介 ○中島康彦（奈良先端大）  CPSY2008-48 |
|
| 抄録 | （和） | VLIWは当初，水平型マイクロ命令を直接実行するハードウェア構成として登場し，その後のコンパイラ技術の向上に伴って機械語命令に昇格し，主に電力遅延積を改善する有効な手段として一部のプロセッサに採用されてきた．スーパスカラに比してバイナリ互換性に乏しいVLIWは，普及が難しいと考えられているものの，VLIWを応用することにより様々な形態のプロセッサを構成できる可能性がある．本講演では，VLIWの応用として，5wayの命令分解型ARM，9wayの異種命令混在SMT，さらに，9Nwayへ拡張したアレイ型VLIWの各々について，アイデアと評価状況について報告する．まず，5wayの命令分解型ARMにおいては，今後，テクノロジの微細化に伴って懸念されている回路故障率増加への対策としての命令分解分解機構，および，VLIWを応用した命令発行機構について述べる．また，9wayの異種命令混在SMTにおいては，業界標準プラットホームに独自機能を追加するために一般的に行われているヘテロジニアスマルチプロセッサ構成の代替手段として，命令セットアーキテクチャが異なるバックエンドパイプラインを１つに統合する異種命令混在実行機構について述べるとともに，FPGAおよびスタンダードセルによる実装結果について報告する．さらに，9Nwayへ拡張したアレイ型VLIWにおいては，ソフトウェア資産の観点から普及が進まないVLIWと，同様の問題を抱えるリコンフィギャラブルデータパスを融合することにより，VLIWの立場からは飛躍的な高性能化，また，リコンフィギャラブルデータパスの立場からは，VLIW資産やコンパイラ技術の活用によるプログラム資産の蓄積が期待できることを提案する． |
| （英） | The first VLIW revealed as a hardware structure that could directly execute horizontal micro codes has been raised to one of the major machine codes with the advance of compiler technology, and several modern processors have come to employ VLIW structure to improve energy-delay product. Despite the difficulty in becoming popular due to lack of binary compatibility in opposition to superscalars, VLIW may be used to organize unique processors. In this talk, the idea and the status of our recent research on three types of VLIW are disclosed. In the first talk entitled `A 5way ARM compatible processor equipped with instruction decomposition,' a combination of an instruction decomposition technique and a self-stabilized circuitry that may mitigate the increasing fault ratio in the future device technology is described. In the second talk entitled `A 9way heterogeneous SMT processor,' the structure of a novel processor architecture that fuses the backend pipelines including data cache designed for different types of instruction set architecture, and the result of implementation by FPGA and standard cells are described. Such architecture may be a solution for decreasing the cost of a modern heterogeneous multiprocessor system that should integrate de facto platforms and some original features. In the final talk entitled `A 9Nway linear array pipeline processor,' an idea for opening a path for VLIW that suffers from binary compatibility and a reconfigurable data path that suffers from software productivity is described. The key idea is to combine VLIW decoders with a reconfigurable network. From the view of the former, hardware may find a large amount of instructions to execute in parallel. From the view of the latter, a reconfigurable data path may exploit the state-of-the-art VLIW compiler technique. | |
| キーワード | （和） | VLIW / 異種命令混在 / 形アレイ / リコンフィギャラブル / / / / |
| （英） | VLIW / Heterogeneous SMT / Linear Array / Reconfigurable Data Path / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 361, CPSY2008-48, pp. 31-36, 2008年12月. | |
| 資料番号 | CPSY2008-48 | |
| 発行日 | 2008-12-11 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2008-48 |
|
| 研究会情報 | |
| 研究会 | CPSY |
| 開催期間 | 2008-12-18 - 2008-12-18 |
| 開催地（和） | 京都リサーチパーク |
| 開催地（英） | KYOTO Research Park |
| テーマ（和） | ネットワーク技術および一般 |
| テーマ（英） | Network Storage Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2008-12-CPSY |
| 本文の言語 | 日本語 |
| タイトル（和） | 3wayから9Nwayに至る最近のVLIW研究紹介 |
| サブタイトル（和） | |
| タイトル（英） | An Introduction of Our Recent Research on VLIW from 3way to 9Nway |
| サブタイトル（英） | |
| キーワード(1)（和/英） | VLIW / VLIW |
| キーワード(2)（和/英） | 異種命令混在 / Heterogeneous SMT |
| キーワード(3)（和/英） | 形アレイ / Linear Array |
| キーワード(4)（和/英） | リコンフィギャラブル / Reconfigurable Data Path |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 中島 康彦 / Yasuhiko Nakashima / |
| 第1著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-12-18 13:15:00 |
| 発表時間 | 60分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2008-48 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.361 |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2008-12-11 (CPSY) |
[研究会発表申込システムのトップページに戻る]