| 講演抄録／キーワード |
| 講演名 |
2009-01-14 11:15
メディアアプリーケーションを用いた並列化コンパイラ協調型ヘテロジニアスマルチコアアーキテクチャのシミュレーション評価
○神山輝壮・和田康孝・林 明宏・間瀬正啓・中野啓史・渡辺岳志・木村啓二・笠原博徳（早大） |
| 抄録 |
（和） |
本稿では，汎用プロセッサコアに加え複数のアクセラレータを1チップ上に集積したヘテロジニアスマルチコアアーキテクチャと，それに協調する自動並列化コンパイラの性能について述べる．コンパイラによる並列性の抽出を考慮して記述されたマルチメディアアプリケーションを用いて，汎用CPUコアを2基，FE-GAを想定したアクセラレータコアを2基搭載したヘテロジニアスマルチコアアーキテクチャ構成で評価したところ，MP3エンコーダでは1つの汎用CPUコアに対して9.82倍，JPEG2000エンコーダでは14.64倍の速度向上率が得られた． |
| （英） |
This paper describes a heterogeneous multicore architecture having accelerator cores in addition to general purpose cores, an automatic parallelizing compiler that cooperatively works with the heterogeneous multicore, a heterogeneous multicore architecture simulation environment, and performance evaluation results with the simulation environment. For the performance evaluation, multimedia applications written in C or Fortran, considered with parallelization by the compiler, are used. As a result, the evaluated heterogeneous multicore having two general purpose cores and two accelerator cores achieves 9.82 times speedup from MP3 encoder. This architecture also achieves 14.64 times speedup from JPEG2000 encoder. |
| キーワード |
（和） |
ヘテロジニアスマルチコア / OSCARコンパイラ / / / / / / |
| （英） |
Heterogeneous multicore / OSCAR Compiler / / / / / / |
| 文献情報 |
信学技報, vol. 108, pp. 63-68, 2009年1月. |
| 資料番号 |
|
| 発行日 |
2009-01-06 (ICD) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
| PDFダウンロード |
|