| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-03-06 13:30 MXコアにおける部分積剰余を用いたRSA暗号の実装 ○黒木 渉・飯田全広・末吉敏則（熊本大）  CPSY2008-102 DC2008-93 |
|
| 抄録 | （和） | MXコアは細粒度の演算器（PE：Prpcessing Element）を複数搭載した超並列SIMD（Single Instruction Multiple Data）型プロセッサである．MXコアは処理対象をマルチメディア処理としており，データサイズが数千ビットの多倍長整数を扱うアプリケーションの実装は想定していない．本稿では，多倍長整数演算を扱う公開鍵暗号方式の一種であるRSA 暗号の暗号化処理を取り上げ，部分積剰余を用いたMXコアへの実装方法の提案と評価結果について報告する．シミュレーション結果より，鍵長2,048 ビットRSA 暗号の暗号化処理のスループットは1,550kbps（MX コア200MHz 動作時）との結果が得られ，従来の実装手法と比較するとサイクル数は31.7%の削減，スループットは2.92倍の速度向上が得られた． |
| （英） | MX Core is a massively parallel SIMD（Single Instruction Multiple Data） type processor which have fine-grained computing units (PE：Prpcessing Element). The main target of operation in MX Core is multimedia processing. Therefore the MX core does not assume the implementation of the application that handle the multiprecision integer with several thousands bits. In this paper, we focus on the RSA encryption which is a kind of public-key crypto system with multiprecision integer arithmetic operation. Then we report the implementation method of the RSA encryption, which use the interleaved modular multiplication, and describe the evaluation result. From the simulation result, the throughput of 2,048-bit RSA encryption reaches to 1,550kbps on the MX Core that the processing frequency is 200MHz. As compared with the conventional implementation, the number of cycles is reduced by 31.7% and the throughput has improved 2.92 times. | |
| キーワード | （和） | MXコア / RSA / SIMD / / / / / |
| （英） | MX Core / RSA / SIMD / / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 464, DC2008-93, pp. 85-90, 2009年3月. | |
| 資料番号 | DC2008-93 | |
| 発行日 | 2009-02-26 (CPSY, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2008-102 DC2008-93 |
|
| 研究会情報 | |
| 研究会 | DC CPSY IPSJ-SLDM IPSJ-EMB |
| 開催期間 | 2009-03-05 - 2009-03-06 |
| 開催地（和） | 佐渡島開発総合センター |
| 開催地（英） | Sado Island Integrated Development Center |
| テーマ（和） | 組込技術とネットワークに関するワークショップ ETNET2009 |
| テーマ（英） | ETNET2009 |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2009-03-DC-CPSY-SLDM-EMB |
| 本文の言語 | 日本語 |
| タイトル（和） | MXコアにおける部分積剰余を用いたRSA暗号の実装 |
| サブタイトル（和） | |
| タイトル（英） | A implementation of RSA encryption using Interleaved Modular Multiplication for MX Core |
| サブタイトル（英） | |
| キーワード(1)（和/英） | MXコア / MX Core |
| キーワード(2)（和/英） | RSA / RSA |
| キーワード(3)（和/英） | SIMD / SIMD |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 黒木 渉 / Wataru Kuroki / クロキ ワタル |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-03-06 13:30:00 |
| 発表時間 | 30分 |
| 申込先研究会 | DC |
| 資料番号 | CPSY2008-102, DC2008-93 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.463(CPSY), no.464(DC) |
| ページ範囲 | pp.85-90 |
| ページ数 | 6 |
| 発行日 | 2009-02-26 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]