講演抄録/キーワード |
講演名 |
2009-03-12 13:00
並列ブランチング・プログラム・マシンを用いた順序回路の模擬について ○中原啓貴・笹尾 勤・松浦宗寛(九工大)・川村嘉郁(ルネサステクノロジ) VLD2008-145 |
抄録 |
(和) |
順序回路を模擬するブランチング・プログラム・マシン(BM)を基本演算要素とし,
BMを128台並列に並べたマシン(PBM128)を試作した.
PBM128は128台のBMとそれらを接続する
プログラマブル接続回路からなる.
論理関数を4値の決定グラフで表現し,
3アドレス方式4分岐命令で評価する.
PBM128上に種々の多出力ベンチマーク関数を実現し,
Intel社のCore2Duoと比較を行った.
PBM128が必要とするメモリ量はCore2Duoの約4分の1であり,
速度は21.4~96.1倍であった. |
(英) |
The parallel branching program machine~(PBM128) consists of 128 branching program machines~(BMs)
and a programmable interconnection.
To represent logic functions on BMs, we use quaternary decision diagrams.
To evaluate functions, we use 3-address quaternary branch instructions.
We realized many benchmark functions on PBM128,
and compared its memory size and computation time with the Intel's Core2Duo microprocessor.
PBM128 requires approximately quarter of the memory for the Core2Duo,
and is 21.4-96.1 times faster than the Core2Duo. |
キーワード |
(和) |
組込みシステム / ブランチング・プログラム・マシン / マルチプロセッサ / 決定グラフ / BDD / / / |
(英) |
Embedded System / Branching Program Machine / Multi-Processing / BDD / / / / |
文献情報 |
信学技報, vol. 108, no. 478, VLD2008-145, pp. 111-116, 2009年3月. |
資料番号 |
VLD2008-145 |
発行日 |
2009-03-04 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2008-145 |