| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-04-21 16:35 SER評価のための論理回路におけるパルスの伝搬解析 ○原田翔次・赤峰悠介・吉村正義・松永裕介（九大）  CPSY2009-9 DC2009-9 |
|
| 抄録 | （和） | 近年のトランジスタの微細化に伴い，ソフトエラーは増加する傾向にある． 論理回路において，論理ゲートの出力にパルスが発生し，外部出力に伝搬，または記憶素子に伝搬かつ記憶されると回路の挙動に影響を与える可能性がある． ソフトエラー耐性を考慮した回路設計においては，回路が所望のソフトエラー耐性を持つか調べなければならない． 評価指標として一般的にSER(Soft Error Rate)が用いられ， SERを計算するためには，パルス発生確率と，発生したパルスが外部出力に伝搬，または記憶素子に伝搬かつ記憶される確率が必要となる． 後者の確率は，パルスの伝搬解析を行うことで求める． パルスの伝搬解析においては，パルス伝搬阻害要因，PT(Pulse Transformation)を考慮する必要がある． 現在，様々なSER計算手法が提案されているが，多くの既存手法がパルスの伝搬解析においてPTの考慮を行っておらず，またその妥当性について十分な考察がされていない． 本稿では，パルスの伝搬解析において，PTの考慮の有無がSER計算精度にどの程度影響するか評価を行う． |
| （英） | As a transistor feature size scales down in recent years, soft error tends to increase. In logic circuits, a pulse genarated at the output of a gate will cause an error if it propagates to a primary output or is latched into a memory element. When circuit designers consider soft error tolerance in circuit design, they must examine whether the circuit has desirable a soft error tolerance. Generally, Soft error rate(SER) is used as an index of such purpose. Computing SER needs pulse generation probability and pulse propagation probability. The latter is computed with pulse propagation analysis. It needs to consider maskings which block pulse propagation and Pulse Transformation(PT). Currently, most past methods do not consider PT in pulse propagation analysis and the methods sufficiently is considered the validity. In this paper, We estimate an impact of considering PT or not in pulse propagation analysis against SER compution accuracy. | |
| キーワード | （和） | ソフトエラー / 論理回路 / タイミングシミュレーション / / / / / |
| （英） | soft error / logic circuit / timing simulation / / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 12, DC2009-9, pp. 49-54, 2009年4月. | |
| 資料番号 | DC2009-9 | |
| 発行日 | 2009-04-14 (CPSY, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2009-9 DC2009-9 |
|
| 研究会情報 | |
| 研究会 | DC CPSY |
| 開催期間 | 2009-04-21 - 2009-04-21 |
| 開催地（和） | 首都大秋葉原サテライトキャンパス |
| 開催地（英） | Akihabara Satellite Campus, Tokyo Metropolitan Univ. |
| テーマ（和） | ディペンダブルコンピュータシステムとセキュリティ技術（および一般） |
| テーマ（英） | Dependable Computer Systems, Security Technology, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2009-04-DC-CPSY |
| 本文の言語 | 日本語 |
| タイトル（和） | SER評価のための論理回路におけるパルスの伝搬解析 |
| サブタイトル（和） | |
| タイトル（英） | Pulse Propagation Analysis for SER Evaluation of Logic Circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ソフトエラー / soft error |
| キーワード(2)（和/英） | 論理回路 / logic circuit |
| キーワード(3)（和/英） | タイミングシミュレーション / timing simulation |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 原田 翔次 / Shoji Harada / ハラダ ショウジ |
| 第1著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ) |
| 第2著者 氏名（和/英/ヨミ） | 赤峰 悠介 / Yusuke Akamine / アカミネ ユウスケ |
| 第2著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ) |
| 第3著者 氏名（和/英/ヨミ） | 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ |
| 第3著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ) |
| 第4著者 氏名（和/英/ヨミ） | 松永 裕介 / Yusuke Matsunaga / マツナガ ユウスケ |
| 第4著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-04-21 16:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | CPSY2009-9, DC2009-9 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.11(CPSY), no.12(DC) |
| ページ範囲 | pp.49-54 |
| ページ数 | 6 |
| 発行日 | 2009-04-14 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]