お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-08-04 18:00
FPGA基板を用いたモンテカルロ碁の高速化
小泉賢一東大)・石井康雄NEC)・美添一樹JST)・三好健文東工大)・菅原 豊IBM)・稲葉真理平木 敬東大CPSY2009-19
抄録 (和) モンテカルロ碁において,プレイアウトの実行には時間がかかる.これまでFPGA 上にプレイアウト回路
を実装することによって高速化するという試みはなされてきたが,FPGA 内の資源の使用率が非常に高く,高速な
プレイアウトを実現することは難しかった.本論文では囲碁のルールに特化したプレイアウト処理の並列化アルゴリ
ズムTLPG (Triple Line-based Playout for Go)を提案し,9 路盤用および19 路盤用のプレイアウト回路をFPGA
内に実装した.プレイアウトの高速化を行い,シミュレータ上で9 路盤において毎秒13104 プレイアウト,19 路盤に
おいて毎秒2055 プレイアウトの実行速度であった.また実際に計算機上で実行させたGNU Go と対戦させ,FPGA
上のTLPG によるプレイアウトを評価した. 
(英) In the monte-carlo simulation of Go, it takes time to run playouts. There were attempts of accelerating
by implementing circuits for playout on FPGA, but it is difficult to realize high-speed playouts because of
high utilization of resources in a FPGA. In this paper, we propose an algorithm, Triple Line-based Playout for Go
(TLPG) to accelerate playouts for the monte-carlo tree search for computer-go game. We implemented the playout
logics on FPGA for 9 x 9 and 19 x 19 boards. With the optimizations, We achieved 13104playouts/sec in 9 x 9
and 2055playouts/sec in 19 x 19 board in simulation. By making games with GNU Go on a host Computer, We
evaluation the playouts of TLPG.
キーワード (和) 囲碁 / モンテカルロ木探索 / FPGA / / / / /  
(英) Go / Monte-carlo tree search / FPGA / / / / /  
文献情報 信学技報, vol. 109, no. 168, CPSY2009-19, pp. 55-60, 2009年8月.
資料番号 CPSY2009-19 
発行日 2009-07-28 (CPSY) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2009-19

研究会情報
研究会 CPSY DC  
開催期間 2009-08-04 - 2009-08-05 
開催地(和) フォレスト仙台 
開催地(英)  
テーマ(和) 2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009) 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2009-08-CPSY-DC 
本文の言語 日本語 
タイトル(和) FPGA基板を用いたモンテカルロ碁の高速化 
サブタイトル(和)  
タイトル(英) Acceleration of Monte-Carlo Go by FPGA-based Hardware 
サブタイトル(英)  
キーワード(1)(和/英) 囲碁 / Go  
キーワード(2)(和/英) モンテカルロ木探索 / Monte-carlo tree search  
キーワード(3)(和/英) FPGA / FPGA  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 小泉 賢一 / Kenichi Koizumi / コイズミ ケンイチ
第1著者 所属(和/英) 東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo)
第2著者 氏名(和/英/ヨミ) 石井 康雄 / Yasuo Ishii / イシイ ヤスオ
第2著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC Corp.)
第3著者 氏名(和/英/ヨミ) 美添 一樹 / Kazuki Yoshizoe / ヨシゾエ カズキ
第3著者 所属(和/英) 科学技術振興機構 (略称: JST)
Japan Science and Technology Agency (略称: JST)
第4著者 氏名(和/英/ヨミ) 三好 健文 / Takefumi Miyoshi / ミヨシ タケフミ
第4著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Thechnology (略称: Tokyo Inst. of Tech.)
第5著者 氏名(和/英/ヨミ) 菅原 豊 / Yutaka Sugawara / スガワラ ユタカ
第5著者 所属(和/英) IBMトーマスJワトソン研究所 (略称: IBM)
IBM Thomas J. Watson Research Center (略称: IBM)
第6著者 氏名(和/英/ヨミ) 稲葉 真理 / Mary Inaba / イナバ マリ
第6著者 所属(和/英) 東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo)
第7著者 氏名(和/英/ヨミ) 平木 敬 / Kei Hiraki / ヒラキ ケイ
第7著者 所属(和/英) 東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo)
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-08-04 18:00:00 
発表時間 30分 
申込先研究会 CPSY 
資料番号 CPSY2009-19 
巻番号(vol) vol.109 
号番号(no) no.168 
ページ範囲 pp.55-60 
ページ数
発行日 2009-07-28 (CPSY) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会