講演抄録/キーワード |
講演名 |
2009-08-04 18:00
FPGA基板を用いたモンテカルロ碁の高速化 ○小泉賢一(東大)・石井康雄(NEC)・美添一樹(JST)・三好健文(東工大)・菅原 豊(IBM)・稲葉真理・平木 敬(東大) CPSY2009-19 |
抄録 |
(和) |
モンテカルロ碁において,プレイアウトの実行には時間がかかる.これまでFPGA 上にプレイアウト回路
を実装することによって高速化するという試みはなされてきたが,FPGA 内の資源の使用率が非常に高く,高速な
プレイアウトを実現することは難しかった.本論文では囲碁のルールに特化したプレイアウト処理の並列化アルゴリ
ズムTLPG (Triple Line-based Playout for Go)を提案し,9 路盤用および19 路盤用のプレイアウト回路をFPGA
内に実装した.プレイアウトの高速化を行い,シミュレータ上で9 路盤において毎秒13104 プレイアウト,19 路盤に
おいて毎秒2055 プレイアウトの実行速度であった.また実際に計算機上で実行させたGNU Go と対戦させ,FPGA
上のTLPG によるプレイアウトを評価した. |
(英) |
In the monte-carlo simulation of Go, it takes time to run playouts. There were attempts of accelerating
by implementing circuits for playout on FPGA, but it is difficult to realize high-speed playouts because of
high utilization of resources in a FPGA. In this paper, we propose an algorithm, Triple Line-based Playout for Go
(TLPG) to accelerate playouts for the monte-carlo tree search for computer-go game. We implemented the playout
logics on FPGA for 9 x 9 and 19 x 19 boards. With the optimizations, We achieved 13104playouts/sec in 9 x 9
and 2055playouts/sec in 19 x 19 board in simulation. By making games with GNU Go on a host Computer, We
evaluation the playouts of TLPG. |
キーワード |
(和) |
囲碁 / モンテカルロ木探索 / FPGA / / / / / |
(英) |
Go / Monte-carlo tree search / FPGA / / / / / |
文献情報 |
信学技報, vol. 109, no. 168, CPSY2009-19, pp. 55-60, 2009年8月. |
資料番号 |
CPSY2009-19 |
発行日 |
2009-07-28 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2009-19 |