| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-09-17 15:15 実装効率改善へ向けたP同値類に基づくLUTの論理出現率に関する調査 ○新谷政樹・加藤宏太・尼崎太樹・飯田全広・末吉敏則（熊本大）  RECONF2009-24 |
|
| 抄録 | （和） | 論理ブロック内部にあるLUT（Look Up Table）は，複数のSRAM やマルチプレクサを持ち，既定の入力数以下であれば任意の論理関数を実装することができる．所謂，完全な論理表現能力を持つ論理セルである．しかし，もっと使用メモリ数や構成トランジスタ数が少ない論理セルが存在しないとは言えない．そこで本稿では，LUT に代わる効率の良い論理セルの実現に向けて，入力の入換えによってできる論理関数の集合であるP 同値類を含めて，ベンチマーク回路における論理の出現率を調査する．その結果，P 同値類を含めた論理表現を行うことで，出現する論理は約60\% 減少した． |
| （英） | Look-up table (LUT) has many SRAM and multiplexers, and you can implement any logic function to LUTs if the number of its input signals do not exceed the number of input ports. In other words, it may safely be said that LUT is the perfect logic cell which have ability to represent any logics. But, there might be the logic cell which are fewer than the number of both SRAMs and transistors of LUT. In this paper, we investigate the usage of logic functions by analyzing several benchmarks in order to develop an efficient logic cells. We consider the point that belong to P-equivalence class if permuting some of the input variables of function $g_1$ derives function $g_2$ from $g_1$. As a result, the number of logic functions in P-equivalence class is decreased about 60\% compared with all used logic functions. | |
| キーワード | （和） | FPGA / LUT / P同値類 / / / / / |
| （英） | FPGA / LUT / P-equivalence class / / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 198, RECONF2009-24, pp. 31-36, 2009年9月. | |
| 資料番号 | RECONF2009-24 | |
| 発行日 | 2009-09-10 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2009-24 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2009-09-17 - 2009-09-18 |
| 開催地（和） | 宇都宮大学 |
| 開催地（英） | Utsunomiya Univ. |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Sysytems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2009-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 実装効率改善へ向けたP同値類に基づくLUTの論理出現率に関する調査 |
| サブタイトル（和） | |
| タイトル（英） | An analysis of frequency in the use LUT logic functions based on P-equivalence class |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | LUT / LUT |
| キーワード(3)（和/英） | P同値類 / P-equivalence class |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 新谷 政樹 / Masaki Shintani / シンタニ マサキ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 加藤 宏太 / Kota Kato / カトウ コウタ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第5著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-09-17 15:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2009-24 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.198 |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2009-09-10 (RECONF) |
[研究会発表申込システムのトップページに戻る]