講演抄録/キーワード |
講演名 |
2009-09-25 09:00
リングオシレータを用いた製造ばらつきの解析 ○賀谷彰大・上口 光・マタウシュ ハンス ユルゲン・小出哲士(広島大) CAS2009-36 NLP2009-72 |
抄録 |
(和) |
CMOS LSIの小型化,高速化はトランジスタの微細化によりなされてきた.しかし近年、微細化に伴い,素子特性のばらつきが大きな問題となっている.素子特性がばらつくと,回路性能がばらつき,歩留まりが低下する.このため,製造した回路が期待通りに動作するための設計手法を確立するため,ウェハ内ばらつきとダイ内ばらつきを正確に見積もることが必要となっている.そこで本研究では,リングオシレータの設計を90 nm CMOS テクノロジと180 nm CMOS テクノロジで行い,発振周波数ばらつきの段数依存性および電源電圧依存性を解析した.その結果,リングオシレータの段数を増加させれば,ダイ内ばらつきの影響が平均化される為,ウェハ内ばらつきとダイ内ばらつきが分離できることがわかった.特に,90 nm CMOS テクノロジでは,電源電圧が1.0 Vから 0.6 Vに変化すると,ダイ内ばらつきはウェハ内ばらつきの約3倍早く増加する結果を得た.このことより,ダイ内ばらつきは,今後の微細化によるVLSI回路の低電圧動作の制限になることが予想される.また,次世代トランジスタモデルHiSIMを使用し,180 nm CMOS テクノロジのウェハ内ばらつきとダイ内ばらつきそれぞれの,MOSFETの物理パラメータとの相互関係を特定した. |
(英) |
Process variations are rapidly increasing as the transistor size is scaled down. Therefore, the negative effects of the process variations, which have always been an obstacle to scaling, are becoming more remarkable.While the characteristics of circuit elements are influenced by the variations in different ways, the circuit performance generally varies increasingly and the yield of the VLSI systems and circuits becomes degraded. Thus, it is necessary to estimate accurately within-die and inter-die variations, in order to construct a design method for correct operation of circuits and integrated systems under these unavoidable variations. Here we report an analysis of ring oscillators, designed in a 90-nm CMOS and a 180-nm CMOS technology, and the determine of their frequency variations for different stage numbers and supply voltages. The measurement results are also used to separate the within-wafer and within-die variations. In particular, the variation dependence on the supply voltages shows that within-die variations increase 3-times faster than the within-wafer variations when the power-supply voltage is reduced from 1.0 V to 0.6 V.Consequently, the within-die variations are expected to limit the low-power operation of VLSI circuits in future small scale process technologies. Also we identified the correlation between within-wafer and within-die variations and the correlation to physical MOSFET parameters by the HiSIM circuit-simulation model. |
キーワード |
(和) |
製造ばらつき解析 / リングオシレータ / 発振周波数 / ウェハ内ばらつき / ダイ内ばらつき / HiSIM / / |
(英) |
Process variation analysis / Ring oscillator / oscillation frequency / Within-wafer variation / Within-die variation / HiSIM / / |
文献情報 |
信学技報, vol. 109, no. 199, CAS2009-36, pp. 71-76, 2009年9月. |
資料番号 |
CAS2009-36 |
発行日 |
2009-09-17 (CAS, NLP) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CAS2009-36 NLP2009-72 |
|