お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-09-25 09:00
リングオシレータを用いた製造ばらつきの解析
賀谷彰大上口 光マタウシュ ハンス ユルゲン小出哲士広島大CAS2009-36 NLP2009-72
抄録 (和) CMOS LSIの小型化,高速化はトランジスタの微細化によりなされてきた.しかし近年、微細化に伴い,素子特性のばらつきが大きな問題となっている.素子特性がばらつくと,回路性能がばらつき,歩留まりが低下する.このため,製造した回路が期待通りに動作するための設計手法を確立するため,ウェハ内ばらつきとダイ内ばらつきを正確に見積もることが必要となっている.そこで本研究では,リングオシレータの設計を90 nm CMOS テクノロジと180 nm CMOS テクノロジで行い,発振周波数ばらつきの段数依存性および電源電圧依存性を解析した.その結果,リングオシレータの段数を増加させれば,ダイ内ばらつきの影響が平均化される為,ウェハ内ばらつきとダイ内ばらつきが分離できることがわかった.特に,90 nm CMOS テクノロジでは,電源電圧が1.0 Vから 0.6 Vに変化すると,ダイ内ばらつきはウェハ内ばらつきの約3倍早く増加する結果を得た.このことより,ダイ内ばらつきは,今後の微細化によるVLSI回路の低電圧動作の制限になることが予想される.また,次世代トランジスタモデルHiSIMを使用し,180 nm CMOS テクノロジのウェハ内ばらつきとダイ内ばらつきそれぞれの,MOSFETの物理パラメータとの相互関係を特定した. 
(英) Process variations are rapidly increasing as the transistor size is scaled down. Therefore, the negative effects of the process variations, which have always been an obstacle to scaling, are becoming more remarkable.While the characteristics of circuit elements are influenced by the variations in different ways, the circuit performance generally varies increasingly and the yield of the VLSI systems and circuits becomes degraded. Thus, it is necessary to estimate accurately within-die and inter-die variations, in order to construct a design method for correct operation of circuits and integrated systems under these unavoidable variations. Here we report an analysis of ring oscillators, designed in a 90-nm CMOS and a 180-nm CMOS technology, and the determine of their frequency variations for different stage numbers and supply voltages. The measurement results are also used to separate the within-wafer and within-die variations. In particular, the variation dependence on the supply voltages shows that within-die variations increase 3-times faster than the within-wafer variations when the power-supply voltage is reduced from 1.0 V to 0.6 V.Consequently, the within-die variations are expected to limit the low-power operation of VLSI circuits in future small scale process technologies. Also we identified the correlation between within-wafer and within-die variations and the correlation to physical MOSFET parameters by the HiSIM circuit-simulation model.
キーワード (和) 製造ばらつき解析 / リングオシレータ / 発振周波数 / ウェハ内ばらつき / ダイ内ばらつき / HiSIM / /  
(英) Process variation analysis / Ring oscillator / oscillation frequency / Within-wafer variation / Within-die variation / HiSIM / /  
文献情報 信学技報, vol. 109, no. 199, CAS2009-36, pp. 71-76, 2009年9月.
資料番号 CAS2009-36 
発行日 2009-09-17 (CAS, NLP) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CAS2009-36 NLP2009-72

研究会情報
研究会 CAS NLP  
開催期間 2009-09-24 - 2009-09-25 
開催地(和) 広島大学東千田キャンパス 
開催地(英) Hiroshima Univ. Higashi Senda Campus 
テーマ(和) 一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CAS 
会議コード 2009-09-CAS-NLP 
本文の言語 日本語 
タイトル(和) リングオシレータを用いた製造ばらつきの解析 
サブタイトル(和)  
タイトル(英) Analysis of Process Variations by using Ring Oscillator 
サブタイトル(英)  
キーワード(1)(和/英) 製造ばらつき解析 / Process variation analysis  
キーワード(2)(和/英) リングオシレータ / Ring oscillator  
キーワード(3)(和/英) 発振周波数 / oscillation frequency  
キーワード(4)(和/英) ウェハ内ばらつき / Within-wafer variation  
キーワード(5)(和/英) ダイ内ばらつき / Within-die variation  
キーワード(6)(和/英) HiSIM / HiSIM  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 賀谷 彰大 / Akihiro Kaya / カヤ アキヒロ
第1著者 所属(和/英) 広島大学大学院先端物質科学研究科 (略称: 広島大)
Graduate School of Advanced Sciences of Matter, Hiroshima University (略称: Hiroshima Univ.)
第2著者 氏名(和/英/ヨミ) 上口 光 / Koh Johguchi / ジョウグチ コウ
第2著者 所属(和/英) 広島大学 HiSIM研究センター (略称: 広島大)
HiSIM Research Centor, Hiroshima University (略称: Hiroshima Univ.)
第3著者 氏名(和/英/ヨミ) マタウシュ ハンス ユルゲン / Hans Juergen Mattausch / マタウシュ ハンス ユルゲン
第3著者 所属(和/英) 広島大学ナノデバイスバイオ融合科学研究所 (略称: 広島大)
Research Institute for Nanodevice and Bio Systems, Hiroshima University (略称: Hiroshima Univ.)
第4著者 氏名(和/英/ヨミ) 小出 哲士 / Tetsushi Koide / コイデ テツシ
第4著者 所属(和/英) 広島大学ナノデバイスバイオ融合科学研究所 (略称: 広島大)
Research Institute for Nanodevice and Bio Systems, Hiroshima University (略称: Hiroshima Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-09-25 09:00:00 
発表時間 25分 
申込先研究会 CAS 
資料番号 CAS2009-36, NLP2009-72 
巻番号(vol) vol.109 
号番号(no) no.199(CAS), no.200(NLP) 
ページ範囲 pp.71-76 
ページ数
発行日 2009-09-17 (CAS, NLP) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会