講演抄録/キーワード |
講演名 |
2009-10-01 10:00
マイクロプロセッサにおける基板ノイズの評価と解析 ○坂東要志(神戸大)・小坂大輔(エイアールテック)・横溝剛一・坪井邦彦(半導体理工学研究センター)・Ying Shiun Li・Shen Lin(Apache)・永田 真(神戸大/エイアールテック) ICD2009-35 エレソ技報アーカイブへのリンク:ICD2009-35 |
抄録 |
(和) |
SoC をターゲットとした電源・基板雑音の統合解析手法について、90nm CMOS 技術によるマイクロプロセッサ・チップに適用し、オンチップ雑音モニタによる測定データと比較検証した。テストチップには、プロセッサコア内部に12 箇所の電源雑音・グラウンド雑音観測点を設け、さらにプロセッサコアの周辺に120 箇所の観測点を有する基板雑音評価エリアを配置し、電源・基板雑音の時間波形及び空間分布の実験評価を実現した。電源雑音および基板雑音の定量的なシミュレーションにおいて、デジタル回路における雑音発生のモデリングに加え、オンチップの雑音伝搬経路であるシリコン基板、およびオフチップのパッケージやボードを含む電源供給系の寄生インピーダンスを考慮することが重要であることを実証した。 |
(英) |
An integrated power and substrate noise analysis environment targeting systems-on-chip (SoC) design was verified through comparison with on-chip noise measurements of a microprocessor chip in a 90-nm CMOS technology. The test chip includes 12 pairs of power and ground noise monitors within a processor and also embedds substrate noise evaluation areas with 120 probing points, realizing power and substrate noise measurements in terms of time-domain dynamic waveforms and spacial distribution. In addition to noise generation in digital circuits, noise propagation through on-chip silicon substrate and off-chip package and board impedances needs to be carefully considered for quantitative and quality power noise simulation. |
キーワード |
(和) |
電源雑音 / 基板雑音 / シリコン検証 / オンチップノイズモニタ / / / / |
(英) |
power noise / substrate noise / silicon correlation / on-chip noise monitor / / / / |
文献情報 |
信学技報, vol. 109, no. 214, ICD2009-35, pp. 11-14, 2009年10月. |
資料番号 |
ICD2009-35 |
発行日 |
2009-09-24 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2009-35 エレソ技報アーカイブへのリンク:ICD2009-35 |